<strike id="cygqw"></strike>
隨著單片機性能不斷提高而價格卻不斷下降, 單片機控制在越來越多的領域得以應用。按照傳統的模式, 在整個項目開發過程中, 先根據控制系統要求設計原理圖, PCB 電路圖繪制, 電路板制作, 元器件的焊接, 然后進行軟件編程, 通過仿真器對系統硬件和軟件調試, 最后將調試成功的程序固化到單片機中。這一過程中的主要問題是, 應用程序需要在硬件完成的情況下才能進行調試。雖然有的軟件可以進行模擬調試, 但是對于一些復雜的程序如人機交互程序, 在沒有硬件的時候, 沒有界面的真實感, 給調試帶來困難。在軟硬件的配合中如需要修改硬件, 要重新制板, 在時間和投入上帶來很大的麻煩。縱觀整個過程, 無論是從硬件成本上, 還是從調試周期上, 傳統開發模式的效率有待提高。能否只使用一種開發工具兼顧仿真, 調試, 制板, 以及最大限度的軟件模擬來作為單片機的開發平臺, 用它取代編程器、仿真器、成品前的硬件測試等工作是廣大單片機開發者的夢想。 PROTEUS 軟件介紹為了更加直觀具體地說明Proteus 軟件的實用價值, 本文以一具體的TAXI 的計價器和計時器電路板的設計過程為例。其電路板要實現的功能是:㈠計時功能(相當于時鐘);㈡里程計價功能:兩公里以內價格為4 元, 以后每一公里加0.7 元, 不足一公里取整(如10.3 公里取11 公里);㈢通過鍵盤輸入里程, 模擬計算里程費, 實現Y= (X- 2)*0.7+4 的簡單計算。基于上述功能, 選用ATMEL 公司生產的通用芯片AT89C51 單片機構成應用系統。AT89C51 是內含8 位4K 程序存儲器, 128B 數據存儲器, 2 個定時器/計數器的通用芯片。系統開發環境采用ProteusISIS 6。2.1 計價器模擬系統硬件構成系統主要由一個AT89C51 單片機、74LS373、74LS240、矩陣鍵盤、4 位7 段數碼管等組成。通用AT89C51 單片機芯片作為整個電路的核心部分、74LS373 作為LED 段選控制、74LS240四路反相器則為4 位共陰極7 段數碼管提供位選通信號、矩陣鍵盤輸入控制信號。
上傳時間： 2013-11-09
上傳用戶：木子葉1
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標簽： UltraScale Xilinx 架構
上傳時間： 2013-11-13
上傳用戶：瓦力瓦力hong
用MDK 生成bin 文件1用MDK 生成bin 文件Embest 徐良平在RV MDK 中，默認情況下生成*.hex 的可執行文件，但是當我們要生成*.bin 的可執行文件時怎么辦呢？答案是可以使用RVCT 的fromelf.exe 工具進行轉換。也就是說首先將源文件編譯鏈接成*.axf 的文件，然后使用fromelf.exe 工具將*.axf 格式的文件轉換成*.bin格式的文件。下面將具體說明這個操作步驟：1. 打開Axf_To_Bin 文件中的Axf_To_Bin.uv2 工程文件；2. 打開Options for Target ‘Axf_To_Bin’對話框，選擇User 標簽頁；3. 構選Run User Programs After Build/Rebuild 框中的Run #1 多選框，在后邊的文本框中輸入C:\Keil\ARM\BIN31\fromelf.exe --bin -o ./output/Axf_To_Bin.bin ./output/Axf_To_Bin.axf 命令行；4. 重新編譯文件，在./output/文件夾下生成了Axf_To_Bin.bin 文件。在上面的步驟中，有幾點值得注意的是：1. C:\Keil\ARM\BIN31\表示RV MDK 的安裝目錄；2. fromelf.exe 命令的具體語法格式如下：命令的格式為：fromelf [options] input_file命令選項如下：--help 顯示幫助信息--vsn 顯示版本信息--output file 輸出文件(默認的輸出為文本格式)--nodebug 在生成的映象中不包含調試信息--nolinkview 在生成的映象中不包含段的信息二進制輸出格式：--bin 生成Plain Binary 格式的文件--m32 生成Motorola 32 位十六進制格式的文件--i32 生成Intel 32 位十六進制格式的文件--vhx 面向字節的位十六進制格式的文件t--base addr 設置m32，i32 格式文件的基地址--text 顯示文本信息文本信息的標志-v 打印詳細信息-a 打印數據地址(針對帶調試信息的映象)-d 打印數據段的內容-e 打印表達式表print exception tables-f 打印消除虛函數的信息-g 打印調試表print debug tables-r 打印重定位信息-s 打印字符表-t 打印字符串表-y 打印動態段的內容-z 打印代碼和數據大小的信息
上傳時間： 2013-12-17
上傳用戶：AbuGe
文章對美國升級臺灣F-16機載多功能雷達的技術進行了研究。首先介紹了有源電掃相控陣技術，該技術是提高雷達性能的關鍵所在。其次對多普勒銳化和合成孔徑技術進行了深入的討論，研究表明合成孔徑技術能更好地提高成像效果。最后分析了升級F-16帶來的不足，說明升級不能阻止國家的統一大業。
上傳時間： 2013-11-14
上傳用戶：古谷仁美
讀溫感DS18B20顯示溫度值帶小數，c源代碼
上傳時間： 2013-10-23
上傳用戶：清風冷雨
AL-FGB系列復合式過電壓保護器 AL-FGB型三相復合式過電壓保護器（簡稱AL-FGB）是我公司針對現行各類過電壓保護器保護弱點而研制的新一代專利產品，將組容吸收器和避雷器的功能有機結合在一起，專用于35KV及以下中壓電網中，主要用來吸收真空斷路器、真空接觸器在開斷感性負載時產生的高頻操作過電壓，同時具有吸收大氣過電壓及其他形式的暫態沖擊過電壓的功能； 因此具備一系列其它類型過電壓保護器無法比擬的優點。可廣泛地應用于真空斷路器操作的電動機、電抗器、變壓器等配電線路中。 該產品使過電壓保護器的整體功能實現了重大突破，是目前功能最全面、保護最完善的產品。符合國家產業政策及國家電氣產品無油化、小型化、節能環保等發展趨勢，具有顯著的技術經濟效益和廣泛的社會效益，是我國電力建設尤其是城鄉電網改造急需的產品。 該產品廣泛應用于發電廠、變（配）電站、各種水利設施、礦山、石油、化工、冶金以及其他各類工業企業等。 1、全面抑制雷電和操作過電壓的危害，功能強大，保護更全面 在中壓電網中，由于真空電器產品（真空斷路器、真空接觸器、真空負荷開關、真空重合器等）的滅弧能力特別強，在關、合感性負載（發電機、變壓器、電抗器和電動機等）時，容易引發截流過電壓、多次重燃過電壓及三相同時開斷過電壓。這些操作過電壓具有高幅值、高陡度（振蕩頻率高達105～106HZ），對感性負載的危害性極大，被稱為“電機殺手”。 目前各類避雷器和組合式過電壓保護器，都是利用氧化鋅閥片的殘壓限制過電壓的幅值，只限幅不限頻，用來防雷能起到好的效果，但對操作過電壓只治標不治本。 AL-FGB內部為氧化鋅閥片和電阻電容的有機組合，兼有氧化鋅閥片型避雷器與阻容吸收器的優點，從根本上克服了單純氧化鋅閥片型避雷器與阻容吸收器各自不可避免的缺點，不但能夠防雷，而且能有效抑制上述操作過電壓的幅值和陡度；雙效合一，至善盡美。 2、雙回路設計，功能互補，相互保護 操作過電壓保護阻容回路Ⅰ和避雷保護回路Ⅱ有機結合，保護功能互不干涉，還能相互保護。如圖2-1。 當雷電波侵入時，阻容回路Ⅰ不通（但可輔助減緩波頭陡度），雷電波按實線路徑，經避雷回路Ⅱ泄入大地；同時保護了阻容回路中電容器，避免其因承受過高雷電過電壓而擊穿。當高頻振蕩的操作過電壓侵入時，則按虛線路徑，經阻容回路Ⅰ流通，限幅降頻；同時減少避雷回路的動作次數，保護閥片，延長產品壽命。 3、降低陡度，排除匝間擊穿危險性； 感性負載的匝間電位梯度與電流陡度（di/dt）成正比，操作過電壓陡度極高，對匝間絕緣危害極大，且易使斷路器重燃。現場許多事故實例都證明，在操作過電壓作用下，電機和變壓器的損壞部位大多集中在匝間，且以進線端的匝間為主，這說明高陡度對帶繞組的電氣設備危害極大。 AL-FGB設計的阻容回路能夠有效降低操作過電壓的振蕩頻率，緩解波頭陡度，從而降低繞組間的電位梯度，且能減少斷路器的重燃機率，成功抑制高陡度對電氣設備的危害。 目前同類的過電壓保護設備，如避雷器、各類組合式過電壓保護器等，對改變操作過電壓的振蕩頻率、降低陡度無能為力，即不能防治高陡度對感性負載匝間造成的損傷。 4、自控接入，環保節能； AL-FGB增加了自控接入裝置，在正常運行時僅通過μA級電流，不僅節約電能，而且不向電網提供附加電容電流，保證系統穩定工作。具體參數設計保證其在需要時能夠迅速接入電網，保護即時，而且接入電網工頻電壓性能穩定、分散性小、不受大氣條件影響。 設置自控接入裝置對消除諧振過電壓（注：不超過AL- FGB的承受能力）也具有一定作用。當諧振過電壓幅值高至危害電氣設備時，AL-FGB接入電網，電容器增大主回路電容，有利于破壞諧振條件，電阻阻尼震蕩，有利于降低諧振過電壓幅值。 5、免受諧波侵擾，適應的電網運行環境更廣； 電網中常含有高次諧波分量，使電容回路的電流異常增大，電阻過熱，對過電壓保護設備的正常運行不利。 AL-FGB能免受高次諧波侵擾:因為它增加了自控接入裝置,在正常運行或發生單相接地異常運行時都與電網隔離,所以可以在高次諧波含量較高的電網中工作,適應的電網運行環境更廣。 6、自控脫離，有效控制事故范圍； 諧振過電壓、間歇性弧光接地過電壓等系統過電壓，持續時間長、能量大，但幅度和陡度都不是很高。這類系統過電壓極易損壞過電壓保護設備，出現爆炸等現象。 AL-FGB增加了自控脫離裝置，能實現自我保護功能。當系統過電壓超過AL-FGB的承受能力時，自控脫離裝置選擇自我脫離，保護本體，避免出現爆炸的現象，控制事故范圍，延長使用壽命，運行更安全更經濟。 7、既可保護相對地，又可保護相間； 四極式聯接（如圖2-2），具體參數設計保證：不僅能保護相對地絕緣，而且能保護相間絕緣。本身為連體結構，體積小，性能穩定，而價格不高。 8、吸收容量大，保護范圍更廣； 針對35KV電網系統，AL-FGB電容容量高達0.05μF，保護范圍完全覆蓋該電網系統中的各類電氣設備，且裕量充足；針對35KV以下各類電網系統，其電容容量高達0.1μF，吸收容量更大，保護范圍更廣泛。 9、選材考究，VO級阻燃材質； 9.1 阻容回路 采用具有自愈功能的干式高壓電容器，這種電容器真正達到了防護型電容器的各項技術指標，其絕緣水平完全達到了GB311.1—1997標準的要求，該產品能在環境溫度上限，1.15UN和1.5IN下長期運行，在2UN下連續運行4小時不出現閃絡和擊穿；極間選用國外進口的優質、高性能的絕緣材料聚丙烯金屬化鍍膜為固體介質；各個電容器單元聯接后采用阻燃環氧樹脂灌封；電性能穩定可靠。 配置散熱性能良好的特制非線性無感電阻，可靠性大大提高，從而也大大提高了電力系統運行的可靠性和安全性，使用壽命更長。 9.2 避雷回路 采用非線性伏—安特性十分優異的氧化鋅閥片，具有良好的陡波響應特性，殘壓低、容量大、保護大氣過電壓可靠性高。 9.3外殼 采用阻燃級別達到最高級別的VO級進口材質，使用更放心。 10、動態記錄，清晰掌控設備運行狀況； 可根據用戶要求選裝放電動作記錄器，清晰掌控AL-FGB的工作動作狀況。
上傳時間： 2013-10-17
上傳用戶：wangjin2945
AL-FGB系列復合式過電壓保護器 AL-FGB型三相復合式過電壓保護器（簡稱AL-FGB）是我公司針對現行各類過電壓保護器保護弱點而研制的新一代專利產品，將組容吸收器和避雷器的功能有機結合在一起，專用于35KV及以下中壓電網中，主要用來吸收真空斷路器、真空接觸器在開斷感性負載時產生的高頻操作過電壓，同時具有吸收大氣過電壓及其他形式的暫態沖擊過電壓的功能； 因此具備一系列其它類型過電壓保護器無法比擬的優點。可廣泛地應用于真空斷路器操作的電動機、電抗器、變壓器等配電線路中。 該產品使過電壓保護器的整體功能實現了重大突破，是目前功能最全面、保護最完善的產品。符合國家產業政策及國家電氣產品無油化、小型化、節能環保等發展趨勢，具有顯著的技術經濟效益和廣泛的社會效益，是我國電力建設尤其是城鄉電網改造急需的產品。 該產品廣泛應用于發電廠、變（配）電站、各種水利設施、礦山、石油、化工、冶金以及其他各類工業企業等。 1、全面抑制雷電和操作過電壓的危害，功能強大，保護更全面 在中壓電網中，由于真空電器產品（真空斷路器、真空接觸器、真空負荷開關、真空重合器等）的滅弧能力特別強，在關、合感性負載（發電機、變壓器、電抗器和電動機等）時，容易引發截流過電壓、多次重燃過電壓及三相同時開斷過電壓。這些操作過電壓具有高幅值、高陡度（振蕩頻率高達105～106HZ），對感性負載的危害性極大，被稱為“電機殺手”。 目前各類避雷器和組合式過電壓保護器，都是利用氧化鋅閥片的殘壓限制過電壓的幅值，只限幅不限頻，用來防雷能起到好的效果，但對操作過電壓只治標不治本。 AL-FGB內部為氧化鋅閥片和電阻電容的有機組合，兼有氧化鋅閥片型避雷器與阻容吸收器的優點，從根本上克服了單純氧化鋅閥片型避雷器與阻容吸收器各自不可避免的缺點，不但能夠防雷，而且能有效抑制上述操作過電壓的幅值和陡度；雙效合一，至善盡美。 2、雙回路設計，功能互補，相互保護 操作過電壓保護阻容回路Ⅰ和避雷保護回路Ⅱ有機結合，保護功能互不干涉，還能相互保護。如圖2-1。 當雷電波侵入時，阻容回路Ⅰ不通（但可輔助減緩波頭陡度），雷電波按實線路徑，經避雷回路Ⅱ泄入大地；同時保護了阻容回路中電容器，避免其因承受過高雷電過電壓而擊穿。當高頻振蕩的操作過電壓侵入時，則按虛線路徑，經阻容回路Ⅰ流通，限幅降頻；同時減少避雷回路的動作次數，保護閥片，延長產品壽命。 3、降低陡度，排除匝間擊穿危險性； 感性負載的匝間電位梯度與電流陡度（di/dt）成正比，操作過電壓陡度極高，對匝間絕緣危害極大，且易使斷路器重燃。現場許多事故實例都證明，在操作過電壓作用下，電機和變壓器的損壞部位大多集中在匝間，且以進線端的匝間為主，這說明高陡度對帶繞組的電氣設備危害極大。 AL-FGB設計的阻容回路能夠有效降低操作過電壓的振蕩頻率，緩解波頭陡度，從而降低繞組間的電位梯度，且能減少斷路器的重燃機率，成功抑制高陡度對電氣設備的危害。 目前同類的過電壓保護設備，如避雷器、各類組合式過電壓保護器等，對改變操作過電壓的振蕩頻率、降低陡度無能為力，即不能防治高陡度對感性負載匝間造成的損傷。 4、自控接入，環保節能； AL-FGB增加了自控接入裝置，在正常運行時僅通過μA級電流，不僅節約電能，而且不向電網提供附加電容電流，保證系統穩定工作。具體參數設計保證其在需要時能夠迅速接入電網，保護即時，而且接入電網工頻電壓性能穩定、分散性小、不受大氣條件影響。 設置自控接入裝置對消除諧振過電壓（注：不超過AL- FGB的承受能力）也具有一定作用。當諧振過電壓幅值高至危害電氣設備時，AL-FGB接入電網，電容器增大主回路電容，有利于破壞諧振條件，電阻阻尼震蕩，有利于降低諧振過電壓幅值。 5、免受諧波侵擾，適應的電網運行環境更廣； 電網中常含有高次諧波分量，使電容回路的電流異常增大，電阻過熱，對過電壓保護設備的正常運行不利。 AL-FGB能免受高次諧波侵擾:因為它增加了自控接入裝置,在正常運行或發生單相接地異常運行時都與電網隔離,所以可以在高次諧波含量較高的電網中工作,適應的電網運行環境更廣。 6、自控脫離，有效控制事故范圍； 諧振過電壓、間歇性弧光接地過電壓等系統過電壓，持續時間長、能量大，但幅度和陡度都不是很高。這類系統過電壓極易損壞過電壓保護設備，出現爆炸等現象。 AL-FGB增加了自控脫離裝置，能實現自我保護功能。當系統過電壓超過AL-FGB的承受能力時，自控脫離裝置選擇自我脫離，保護本體，避免出現爆炸的現象，控制事故范圍，延長使用壽命，運行更安全更經濟。 7、既可保護相對地，又可保護相間； 四極式聯接（如圖2-2），具體參數設計保證：不僅能保護相對地絕緣，而且能保護相間絕緣。本身為連體結構，體積小，性能穩定，而價格不高。 8、吸收容量大，保護范圍更廣； 針對35KV電網系統，AL-FGB電容容量高達0.05μF，保護范圍完全覆蓋該電網系統中的各類電氣設備，且裕量充足；針對35KV以下各類電網系統，其電容容量高達0.1μF，吸收容量更大，保護范圍更廣泛。 9、選材考究，VO級阻燃材質； 9.1 阻容回路 采用具有自愈功能的干式高壓電容器，這種電容器真正達到了防護型電容器的各項技術指標，其絕緣水平完全達到了GB311.1—1997標準的要求，該產品能在環境溫度上限，1.15UN和1.5IN下長期運行，在2UN下連續運行4小時不出現閃絡和擊穿；極間選用國外進口的優質、高性能的絕緣材料聚丙烯金屬化鍍膜為固體介質；各個電容器單元聯接后采用阻燃環氧樹脂灌封；電性能穩定可靠。 配置散熱性能良好的特制非線性無感電阻，可靠性大大提高，從而也大大提高了電力系統運行的可靠性和安全性，使用壽命更長。 9.2 避雷回路 采用非線性伏—安特性十分優異的氧化鋅閥片，具有良好的陡波響應特性，殘壓低、容量大、保護大氣過電壓可靠性高。 9.3外殼 采用阻燃級別達到最高級別的VO級進口材質，使用更放心。 10、動態記錄，清晰掌控設備運行狀況； 可根據用戶要求選裝放電動作記錄器，清晰掌控AL-FGB的工作動作狀況。
上傳時間： 2013-10-16
上傳用戶：sz_hjbf
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標簽： UltraScale Xilinx 架構
上傳時間： 2013-11-21
上傳用戶：wxqman
enter——選取或啟動 esc——放棄或取消 f1——啟動在線幫助窗口 tab——啟動浮動圖件的屬性窗口 pgup——放大窗口顯示比例 pgdn——縮小窗口顯示比例 end——刷新屏幕 del——刪除點取的元件（1個） ctrl+del——刪除選取的元件（2個或2個以上） x+a——取消所有被選取圖件的選取狀態 x——將浮動圖件左右翻轉 y——將浮動圖件上下翻轉 space——將浮動圖件旋轉90度 crtl+ins——將選取圖件復制到編輯區里 shift+ins——將剪貼板里的圖件貼到編輯區里 shift+del——將選取圖件剪切放入剪貼板里 alt+backspace——恢復前一次的操作 ctrl+backspace——取消前一次的恢復 crtl+g——跳轉到指定的位置 crtl+f——尋找指定的文字
上傳時間： 2013-11-01
上傳用戶：a296386173
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-11-17
上傳用戶：cjf0304
