<li id="a8000"></li> <strike id="a8000"></strike>
混沌科學得到廣泛研究應該得益于20世紀60年代洛倫茲(Lorenz)的“蝴蝶效應”。混沌信號具有初值敏感性、內隨機性、遍歷性和有界性等特點，近幾年得到深入的研究和探索，并開始廣泛應用于信號處理、保密通信、生物醫學等領域，特別是在醫療器械的應用，有著重大的突破。科學研究表明：生物體是一個高度的非線性系統，而非線性系統的運動通常表現出混沌現象，人體的生理活動呈現眾多的混沌現象。所以，研究混沌信號源的產生對生物醫學的研究有著極其重要的意義。
上傳時間： 2013-11-10
上傳用戶：xdqm
首先介紹了采用直接數字頻率合成（DDS）技術的正弦信號發生器的基本原理和采用FPGA實現DDS信號發生器的基本方法，然后結合DDS的原理分析了采用DDS方法實現的正弦信號發生器的優缺點，其中重點分析了幅度量化雜散產生的誤差及其原因，最后針對DDS原理上存在的幅度量化雜散，利用FPGA時鐘頻率可調的特點，重點提出了基于FPGA實現的DDS正弦信號發生器的兩種改進方法，經過MATLAB仿真驗證，改進方法較好的抑制了幅度量化雜散，減小了誤差。
上傳時間： 2013-10-09
上傳用戶：ssj927211
隨著混沌理論應用于產生偽隨機序列的發展，用現場可編程邏輯門陣列實現了基于TD—ERCS混沌的偽隨機序列發生器．為了便于硬件實現并減少硬件占用資源．對原算法(即基于TD—ERCS構造偽隨機序列發生器的算法)進行了適當改進，密鑰空間縮減到2⋯．設計采用雙精度浮點運算，選用Cyclone系列的EPIC20F400芯片。完成了CPRSG的系統仿真實驗．系統的硬件電路占用17716個邏輯單元，占芯片資源88％，工作頻率50 MHz，EPRS產生速率10 Mbps．
上傳時間： 2013-10-28
上傳用戶：crazyer
系統發射部分由Lorenz混沌電路和調頻電路產生混沌調頻載波信號,經采樣后在FPGA中實現差分延時和調制;接收部分基于非相干相關法,位同步模塊采用相關值與能量比值作為定時測度,通過設置門限和滑動搜索窗口尋找初始同步,而后引入數字鎖相環進行相關峰值跟蹤和位同步調整。
上傳時間： 2013-10-27
上傳用戶：wkxiian
首先介紹了采用直接數字頻率合成（DDS）技術的正弦信號發生器的基本原理和采用FPGA實現DDS信號發生器的基本方法，然后結合DDS的原理分析了采用DDS方法實現的正弦信號發生器的優缺點，其中重點分析了幅度量化雜散產生的誤差及其原因，最后針對DDS原理上存在的幅度量化雜散，利用FPGA時鐘頻率可調的特點，重點提出了基于FPGA實現的DDS正弦信號發生器的兩種改進方法，經過MATLAB仿真驗證，改進方法較好的抑制了幅度量化雜散，減小了誤差。
上傳時間： 2013-11-21
上傳用戶：himbly
隨著混沌理論應用于產生偽隨機序列的發展，用現場可編程邏輯門陣列實現了基于TD—ERCS混沌的偽隨機序列發生器．為了便于硬件實現并減少硬件占用資源．對原算法(即基于TD—ERCS構造偽隨機序列發生器的算法)進行了適當改進，密鑰空間縮減到2⋯．設計采用雙精度浮點運算，選用Cyclone系列的EPIC20F400芯片。完成了CPRSG的系統仿真實驗．系統的硬件電路占用17716個邏輯單元，占芯片資源88％，工作頻率50 MHz，EPRS產生速率10 Mbps．
上傳時間： 2013-11-21
上傳用戶：許小華
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-11-17
上傳用戶：cjf0304
電容器的寄生作用與雜散電容.pdf
上傳時間： 2013-11-08
上傳用戶：18862121743
簡單介紹了無損檢測技術的幾種方法，并對激光錯位散斑的原理進行了闡述。然后介紹了華工百川公司自行研制的復合材料無損檢測儀，以及對缺陷檢測效果的進行了分析與改進。
上傳時間： 2013-11-09
上傳用戶：maizezhen
LINUX下使用Ansi C編寫的MD5消息散列算法
上傳時間： 2013-12-09
上傳用戶：lyy1234
