異步FIFO是用來適配不同時鐘域之間的相位差和頻率飄移的重要模塊。本文設計的異步FIFO采用了格雷（GRAY）變換技術和雙端口RAM實現了不同時鐘域之間的數據無損傳輸。該結構利用了GRAY變換的特點，使得整個系統可靠性高和抗干擾能力強，系統可以工作在讀寫時鐘頻率漂移達到正負300PPM的惡劣環境。并且由于采用了模塊化結構，使得系統具有良好的可擴充性。
標簽： FIFO GRAY RAM 適配
上傳時間： 2013-08-08
上傳用戶：13817753084
VHDL語言的高頻時鐘分頻模塊。一種新的分頻器實現方法。
標簽： VHDL 語言 分頻 模塊
上傳時間： 2013-08-10
上傳用戶：zxh122
工程中使用的一段資源管理vhdl程序,有簡單的分頻代碼等，希望能給你幫助
標簽： vhdl 工程 分頻 代碼
上傳用戶：sxdtlqqjl
基于FPGA的分頻器,可以根據更改參數,實現不同倍數的分頻.
標簽： FPGA 分頻器
上傳時間： 2013-08-15
上傳用戶：llwap
pulse_sequence.vhd 并行脈沖控制器\r\nlight.vhd.vhd 交通脈沖控制器\r\ndivision1.vhd 電壓脈沖控制器中的分頻\r\nad.vhd 電壓脈沖控制器中的A/D控制\r\ncode.vhd 電壓脈沖控制器中的脈沖運算模塊\r\nvoltage2.bdf 電壓脈沖控制系統
標簽： FPGA 脈沖控制 源代碼
上傳用戶：Zxcvbnm
fredivn.vhd 偶數分頻\r\nfredivn1.vhd 奇數分頻\r\nfrediv16.vhd 16分頻\r\nPULSE.vhd 數控分頻器
標簽： FPGA 分頻器 源代碼
上傳用戶：lizhen9880
可以顯示時、分、秒，可以設置時間，精度要求0.001s ，允許電壓： 3.3V\r\n
標簽： FPGA 分 源代碼
上傳用戶：xhz1993
5分鐘學會使用CPLD,經典資料，有想學習CPLD的朋友有福了
標簽： CPLD 分
上傳時間： 2013-08-22
上傳用戶：xmsmh
FPGA分頻 控制4個LED連續閃爍 形成累加的效果
標簽： FPGA LED 分頻 控制
上傳時間： 2013-08-23
上傳用戶：daguogai
真序擴頻通信系統的SYSTEMVIEW信真及其FPGA實現發送端設計
標簽： SYSTEMVIEW FPGA 發送
上傳時間： 2013-08-28
上傳用戶：debuchangshi
蟲蟲下載站版權所有 京ICP備2021023401號-1
