久久久精品日韩欧美,日韩一区二区三区四区五区六区,亚洲国产精品久久一线不卡

雷達(dá)探測器

電子技術基礎-數字部分-（第四版）526頁-華中理工-康華光.pdf

《電子技術基礎(數字部分)》是根據國家教育部最新制定的《高職、高專教育數字電子技術基礎課程教學基本要求》，結合多年教學改革與實踐的基礎進行編寫的。《電子技術基礎(數字部分)》著重物理概念和基本原理的闡述，避免繁瑣的理論推導。在文字上，力求通俗易懂，便于自學。在內容上刪減了陳舊的、冗余的內容，減少內部電路分析，理論聯系實際，突出工程應用；增加中、大規模集成電路內容并適當介紹可編程邏輯器件PLD。　　全書共八章，包括數字邏輯基礎、邏輯門電路、組合邏輯電路、集成觸發器、時序邏輯電路、脈沖波形的產生與整形、A/D及D/A轉換器、大規模集成電路等內容，并有與內容配合的思考題和習題。　　《電子技術基礎(數字部分)》可作為全國招收初中五年制高職和中等專業學校工科電工類專業的教材，也可供相近專業的師生和工業技術人員參考。

標簽： 526 電子技術基礎數字

上傳時間： 2013-04-24

上傳用戶：brucewan
單片機應用技術（C語言版）[王靜霞][程序源代碼].zip

主要程序代碼有單片機與LED數碼管接口 LED大屏幕顯示器和接口字符LCD 液晶顯示和接口單片機與鍵盤接口 A/D轉換器接口 D/A 轉換器接口串行通信基礎 MCS-51的串行接口 MCS-51單片機雙機通信 RS-232C串行通信總線標準及其接口存儲器的擴展串行口的I/O口擴展數字鐘的設計與制作單片機溫度檢測記錄系統

標簽： zip 單片機 C語言應用技術

上傳時間： 2013-08-01

上傳用戶：shwjl
軟件無線電中用FPGA實現信道糾錯碼的設計

軟件無線電是近幾年來提出的一種實現通信的新概念和體制。它的核心是：將寬帶A/D和D/A變換器盡可能地靠近天線，各種功能盡可能地采用軟件進行定義。因此它具有很強的靈活性、開放性和兼容性，是目前研究的熱點。　　本文將對軟件無線電的編譯碼部分加以敘述，提出了在VHF/UHF軟件無線電接收/發送樣機中的編譯碼方案及其具體的實現方法。該部分包括發射端的漢明(8，4，4)編碼、RS(100，81)編碼、卷積(2，1，6)編碼，以及在接收端相對應的漢明譯碼、RS譯碼、Viterbi譯碼等。　　本文首先介紹軟件無線電的發展概況和VHF/UHF軟件無線電接收/發送樣機的總體方案，然后按照編譯碼部分的功能模塊逐章說明其實現的方法，最后對該部分的設計和實現加以總結。

標簽： FPGA 軟件無線電信道糾錯碼

上傳時間： 2013-04-24

上傳用戶：fling_up
基于FPGA的數字化調頻DDS系統設計

頻率合成技術廣泛應用于通信、航空航天、儀器儀表等領域。目前，常用的頻率合成技術有直接式頻率合成，鎖相頻率合成和直接數字頻率合成(DDS)。本次設計是利用FPGA完成一個DDS系統并利用該系統實現模擬信號的數字化調頻。 DDS是把一系列數字量形式的信號通過D/A轉換形成模擬量形式的信號的合成技術。主要是利用高速存儲器作查尋表，然后通過高速D/A轉換器產生已經用數字形式存入的正弦波(或其他任意波形)。一個典型的DDS系統應包括：相位累加器，可在時鐘的控制下完成相位的累加；相位碼—幅度碼轉換電路，一般由ROM實現；DA轉換電路，將數字形式的幅度碼轉換成模擬信號。DDS系統可以很方便地獲得頻率分辨率很精細且相位連續的信號，也可以通過改變相位字改變信號的相位，因此也廣泛用于數字調頻和調相。本次數字化調頻的基本思想是利用AD轉換電路將模擬信號轉換成數字信號，同時用該數字信號與一個固定的頻率字累加，形成一個受模擬信號幅度控制的頻率字，從而獲得一個頻率受模擬信號的幅度控制的正弦波，即實現了調頻。該DDS數字化調頻方案的硬件系統是以FPGA為核心實現的。使用Altera公司的ACEX1K系列FPGA，整個系統由VHDL語言編程，開發軟件為MAX+PLUSⅡ。經過實際測試，該系統在頻率較低時與理論值完全符合，但在高頻時，受器件速度的限制，波形有較大的失真。

標簽： FPGA DDS 數字化調頻

上傳時間： 2013-06-14

上傳用戶：ljt101007
PCF8591中文數據手冊

PCF8591中文數據手冊- 8位A/D和D/A轉換器

標簽： 8591 PCF 數據手冊

上傳時間： 2013-04-24

上傳用戶：04121298
基于FPGA的DDS的研究設計與實現

頻率合成技術廣泛應用于通信、航空航天、儀器儀表等領域。目前，常用的頻率合成技術有直接式頻率合成、鎖相頻率合成和直接數字頻率合成(DDS)。DDS系統可以很方便地獲得頻率分辨率很精細且相位連續的信號，也可以通過改變相位字改變信號的相位，因此也廣泛用于數字通信領域。本論文是利用FPGA完成一個DDS系統。DDS是把一系列數字量形式的信號通過D/A轉換形成模擬量形式的信號的合成技術。主要是利用高速存儲器作查尋表，然后通過高速D/A轉換器產生已經用數字形式存入的正弦波(或其他任意波形)。一個典型的DDS系統應包括：相位累加器，可在時鐘的控制下完成相位的累加(一般由ROM實現)；DA轉換電路，將數字形式的幅度碼轉換成模擬信號。本文根據設計指標，進行了DDS系統分析和設計，包括DDS系統框圖的設計，相位控制字和頻率控字的設計，以及軟件和硬件設計，重點在于利用FPGA改進設計，包括控制系統(頻率控制器和初始相位控制器)，尋址系統(相位累加器和數據存儲器)，以及轉換系統(D/A轉換器和濾波器)的設計。介紹了利用現場可編程邏輯門陣列(FPGA)實現數控振蕩器(DNO，即DDS)的原理、電路結構，重點介紹了DDS技術在FPGA中的實現方法，給出了采用ALTERA公司的FIEX1OK系列FPGA芯片EPF10K20TC144-4芯片進行直接數字頻率合成的VHDL源程序。

標簽： FPGA DDS

上傳時間： 2013-04-24

上傳用戶：huangzchytems
單片機在鍋爐溫度控制系統中的應用

本文介紹了單片機在鍋爐溫度控制上的應用，主要是以87C51 單片機作為控制器核心，結合溫度傳感變送器、A/D 轉換器、LED 顯示器、D/A 轉換器，模擬多路開關等，組成一個八通道的鍋爐溫度控

標簽： 單片機中的應用鍋爐溫度控制系統

上傳時間： 2013-04-24

上傳用戶：x4587
基于FPGA的高分辨率圖像采集卡

隨著計算機科學和視頻技術的廣泛發展,數字圖像采集在電子通信與信息處理領域得到了廣泛的應用,例如廣播電視的數字化、網絡視頻、監視監控系統等. 視頻圖像采集卡作為計算機視頻應用的前端設備,承擔著模擬視頻信號向數字視頻信號轉換的任務,在多媒體時代占據著重要的位置.設計一種功能靈活,使用方便,便于嵌入到系統中的視頻信號采集電路具有重要的實用意義. 本文首先介紹數字圖像采集系統的發展現狀和前景,提出了本次設計的目標: 完成基于PCI總線的高分辨率圖像采集卡設計.然后簡單介紹了本次設計用到的基本理論:數據采集理論,特別說明了采樣和量化的定義與區別,以及量化的幾種方式和量化與AD技術之間的關系. 圖像采集系統的基本構成,是以數字信號處理器為核心,控制外圍的A/D、D/A轉換器和外圍存儲器.本文對比了當下流行的DSP芯片和IFPGA芯片作為數字處理核心的優缺點,并根據系統實際需要,選用FPGA作為數字信號處理器.然后列舉了幾款常用A/D視頻芯片,還介紹了SDRAM控制的基本流程,最后提出了系統的整體設計方案. 圖像采集卡的硬件設計分為A/D前端模擬通道設計和FPGA數字信號傳輸及外圍電路設計.本文重點介紹了A/D芯片外圍電路連接和使用方法,對PCI總線和它的控制電路也做了詳細闡述.對圖像采集卡的PCB布局布線也有詳細說明. 圖像采集卡FPGA內部程序構成也是本文的一個重點.本次的程序設計主要分為數據采集模塊,即與A/D接口模塊,數據暫存模塊,即SDRAM讀寫控制模塊,數據處理模塊和數據傳輸模塊,即PCI控制模塊.重點在于對的SDRAM的連續讀寫控制和各個模塊間的協調工作.說明了.A/D采集數據從接收到存儲詳細過程,以及對SDRAM讀寫狀態機和PCI總線的操控. 最后介紹了硬件調試和FPGA程序驗證結果.詳細說明了以Modelsim為平臺的前端功能仿真和后端時序仿真,以及以SignalTapⅡ為平臺,程序下載到FPGA中進行的實時驗證.結果表明整個圖像采集系統基本達到了系統設計中所給出的性能指標,證明了整個系統設計的正確性和合理性.

標簽： FPGA 高分辨率圖像采集卡

上傳時間： 2013-04-24

上傳用戶：amandacool
基于FPGA的高速實時數字存儲示波器

數字存儲示波器（DSO）上世紀八十年代開始出現，由于當時它的帶寬和分辨率較低，實時性較差，沒有具備模擬示波器的某些特點，因此并沒有受到人們的重視。隨著數字電路、大規模集成電路及微處理器技術的發展，尤其是高速模/數（A/D）轉換器及半導體存儲器（RAM）的發展，數字存儲示波器的采樣速率和實時性能得到了很大的提高，在工程測量中，越來越多的工程師用DSO來替代模擬示波器。本文介紹了一款雙通道采樣速率達1GHz，分辨率為8Bits，實時帶寬為200MHz數字存儲示波器的研制。通過對具體功能和技術指標的分析，提出了FPGA＋ARM架構的技術方案。然后，本文分模塊詳細敘述了整機系統中部分模塊，包括前端高速A/D轉換器和FPGA的硬件模塊設計，數據處理模塊軟件的設計，以及DSO的GPIB擴展接口邏輯模塊的設計。本文在分析了傳統DSO架構的基礎上，提出了本系統的設計思想和實現方案。在高速A/D選擇上，國家半導體公司2005年推出的雙通道采樣速率達500MHz高速A/D轉換器芯片ADC08D500，利用其雙邊沿采樣模式（DES）實現對單通道1GHz的采樣速率，并且用Xilinx公司Spraten-3E系列FPGA作為數據緩沖單元和存儲單元，提高了系統的集成度和穩定性。其中，FPGA緩沖單元完成對不同時基情況下多通道數據的抽取，處理單元完成對數據正弦內插的計算，而DSO中其余數據處理功能包括數字濾波和FFT設計在后端的ARM內完成。DSO中常用的GPIB接口放在FPGA內集成，不僅充分利用了FPGA內豐富的邏輯資源，而且降低了整機成本，也減少了電路規模。最后，利用ChipscopePro工具對采樣系統進行調試，并分析了數據中的壞數據產生的原因，提出了解決方案, 并給出了FPGA接收高速A/D的正確數據。

標簽： FPGA 高速實時數字存儲示波器

上傳時間： 2013-07-07

上傳用戶：asdkin
AD轉換與DA轉換實訓

11.1 8位A/D轉換器ADC0809的應用　　11.2 12位A/D轉換器AD574A的應用　　11.3 串行A/D轉換器MAX1247的應用　　11.4 8位D/A轉換器DAC0832的應用

標簽： AD轉換 DA轉換

上傳時間： 2013-07-26

上傳用戶：1051290259