開關(guān)電源的PCB設(shè)計(jì)規(guī)范.PDF
標(biāo)簽： pcb 開關(guān)電源
上傳時(shí)間： 2021-12-12
上傳用戶：
臺灣數(shù)能NU510ES是 一款低壓線性恒流驅(qū)動芯片，高達(dá)30V耐壓，高精度恒流，低壓差，功率電流可外掛電阻任意調(diào)節(jié)電流至最大350mA,NU510恒流芯片主要應(yīng)用場景如下： 一般 LED 照明 LCD 背光 商業(yè)照明 燈條、燈帶 RGB 裝飾燈 LED 手電筒 RGB 顯示器/指示燈/裝飾燈 LED車燈照明/轉(zhuǎn)向流星燈備註：雙色溫調(diào)光調(diào)色主要是通過改變 C1、C2 容量的大小，造成 VDD 的上電時(shí)間延時(shí)不同。多顆電容順序增大，就能產(chǎn)流量燈效果。 NU510提供SOT23-6封裝、SOP-8封裝兩種形式，用戶可以根據(jù)實(shí)際情況靈活選用，通常150mA 以下采用SOT23-6封裝，150-350mA采用SOP-8封裝。
上傳時(shí)間： 2022-01-07
上傳用戶：shjgzh
本文主要超薄芯片的背面金屬化中的一些問題，闡述了兩種主要的背面金屬化工藝的建立，并解決了這兩個工藝中關(guān)鍵問題，使得工藝獲得好的成品率，提高了產(chǎn)品的可靠性，實(shí)現(xiàn)了大規(guī)模量產(chǎn)。流程（一）介紹了一種通過技術(shù)轉(zhuǎn)移在上海先進(jìn)半導(dǎo)體制造有限公司（ASMC）開發(fā)的一種特殊工藝，工藝采用特殊背面去應(yīng)力工藝，通過機(jī)械應(yīng)力和背銀沾污的控制，將背面金屬和硅片的黏附力和金硅接觸電阻大大改善。論文同時(shí)闡述了一種自創(chuàng)的檢驗(yàn)黏附力的方法，通過這種方法的監(jiān)控，大幅度提高了產(chǎn)品良率，本論文的研究課題來源于企業(yè)的大規(guī)模生產(chǎn)實(shí)踐，對于同類的低壓低導(dǎo)通電阻VDMOS產(chǎn)品有實(shí)用的參考意義。流程（二）討論了在半導(dǎo)體器件中應(yīng)用最為廣泛的金-硅合金工藝的失效模式及其解決辦法。并介紹了我公司獨(dú)創(chuàng)的刻蝕-淀積-合金以及應(yīng)力控制同時(shí)完成的方案。通過這種技術(shù)，使得金硅合金質(zhì)量得到大步的提升，并同時(shí)大大減少了背金工藝中的碎片問題，為企業(yè)獲得了很好的效益。
上傳時(shí)間： 2022-06-26
上傳用戶：1208020161
針對空間電壓欠量脈寬調(diào)制過程中存在的問題，采用理論推演與軟件設(shè)計(jì)方法，在介紹了s V P w M 的基本原理的基礎(chǔ)上，利用T I 公司的 D S P電機(jī)控制芯片 T M S 3 2 0 L F 2 4 0 7設(shè)計(jì)了S V P W M的實(shí)現(xiàn)方法，并給出 j - 變頻調(diào)速系統(tǒng)的全數(shù)字化實(shí)現(xiàn)。 通過對永磁同步電機(jī)進(jìn)行控制仿真實(shí)驗(yàn)，得到的結(jié)果表明此方法是切實(shí)可行V , J ，控制系統(tǒng)具有優(yōu)良的動靜態(tài)性能，較高的控制效果，有廣泛的應(yīng)用前景。
上傳時(shí)間： 2013-04-24
上傳用戶：yxvideo
MP3音樂是目前最為流行的音樂格式，因其音質(zhì)、復(fù)雜度與壓縮比的完美折中，占據(jù)著廣闊的市場，不僅在互聯(lián)網(wǎng)上廣為流傳，而且在便攜式設(shè)備領(lǐng)域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象，在實(shí)時(shí)性、面積等約束條件下，研究MP3解碼電路的設(shè)計(jì)方法，實(shí)現(xiàn)FPGA原型芯片，研究MP3原型芯片的驗(yàn)證方法。 論文的主要貢獻(xiàn)如下： (1)使用算法融合方法合并MP3解碼過程的相關(guān)步驟，以減少緩沖區(qū)存儲單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內(nèi)部的三個算法步驟融合在一起進(jìn)行設(shè)計(jì)，可以省去存儲中間計(jì)算結(jié)果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中，采用流水線設(shè)計(jì)技術(shù)，設(shè)置寄存器把較長的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續(xù)訪問公共緩存技術(shù)，合理規(guī)劃各計(jì)算子模塊的工作時(shí)序，將數(shù)據(jù)計(jì)算的時(shí)間隱藏在訪存過程中；充分利用頻率線的零值區(qū)特性，有效地減少數(shù)據(jù)計(jì)算量，加快了數(shù)據(jù)處理的速度。 (3)設(shè)計(jì)了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設(shè)計(jì)RTL級電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發(fā)板為平臺，實(shí)現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內(nèi)的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個，寄存器共有4024個，系統(tǒng)頻率可達(dá)69.6MHz，充分滿足了MP3解碼過程的實(shí)時(shí)性要求。實(shí)驗(yàn)結(jié)果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質(zhì)良好。
上傳時(shí)間： 2013-07-01
上傳用戶：xymbian
語音識別技術(shù)是信息技術(shù)領(lǐng)域的重要發(fā)展方向之一,小詞匯量非特定人孤立詞語音識別是語音識別領(lǐng)域中一個具有廣泛應(yīng)用背景的分支,在家電遙控、智能玩具、人機(jī)交互等領(lǐng)域有著重要的應(yīng)用價(jià)值.語音識別芯片從20世紀(jì)90年代開始出現(xiàn),目前的語音識別芯片都是以DSP為核心集成的語音識別系統(tǒng),算法主要通過軟件實(shí)現(xiàn),為了提高速度和降低成本,下一代語音識別芯片將設(shè)計(jì)成軟硬件協(xié)同實(shí)現(xiàn),本文的目的是使用全硬件方法實(shí)現(xiàn)語音識別算法,為軟硬件協(xié)同實(shí)現(xiàn)的方案提供參考.本論文主要完成了以下工作:(1)在選定的FPGA平臺上,完成了整個系統(tǒng)的硬件設(shè)計(jì).(2)對于硬件中難于實(shí)現(xiàn)而且占用較多資源的乘法器、求對數(shù)、求平方根以及快速傅立葉變換等關(guān)鍵模塊,本文都根據(jù)電路的具體特點(diǎn),給出了巧妙的實(shí)現(xiàn)方案,完成了算法需要的功能.(3)設(shè)計(jì)中使用了模塊復(fù)用和流水線技術(shù).(4)根據(jù)設(shè)計(jì)結(jié)果,給出了各個模塊占用的硬件資源和運(yùn)行速度.實(shí)驗(yàn)結(jié)果表明,本文所設(shè)計(jì)的硬件系統(tǒng)能夠正常工作,在速度和面積方面都達(dá)到了設(shè)計(jì)要求.
上傳時(shí)間： 2013-06-12
上傳用戶：01010101
描述了一個用于微波傳輸設(shè)備的16QAM接收機(jī)解調(diào)芯片的FPGA實(shí)現(xiàn),芯片集成了定時(shí)恢復(fù)、載波恢復(fù)和自適應(yīng)盲判決反饋均衡器(DFE),采用恒模算法(CMA)作為均衡算法。芯片支持高達(dá)25M波特的符號速率,在一片EP1C12Q240C8(ALTERA)上實(shí)現(xiàn),即將用于量產(chǎn)的微波傳輸設(shè)備中。\\r\\n
上傳時(shí)間： 2013-08-22
上傳用戶：23333
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
凌力爾特公司提供了一個規(guī)模龐大且不斷成長的高電壓 DC/DC 轉(zhuǎn)換器繫列，這些器件是專為驅(qū)動高功率 LED 而設(shè)計(jì)的。
標(biāo)簽： LED 高電壓 降壓型轉(zhuǎn)換器 驅(qū)動高功率
上傳時(shí)間： 2013-11-12
上傳用戶：playboys0
電子發(fā)燒友網(wǎng)訊： Altera公司 28nm FPGA系列芯片共包括三大系列：Stratix V、Arria V與Cyclone V系列芯片。近日，Altera公司也正式宣布該三大系列芯片已全部開始量產(chǎn)出貨。Altera公司憑借著其28nm FPGA芯片在性能和成本上的優(yōu)勢，未來的前景勢必?zé)o法估量。通過本文對Altera公司 28nm FPGA系列芯片的基本性能、市場優(yōu)勢、型號差異以及典型應(yīng)用等介紹，電子發(fā)燒友網(wǎng)小編將帶領(lǐng)大家一起來感受Altera公司28nm FPGA系列芯片的“雄韜偉略”，深入闡述如何更好地為你未來的設(shè)計(jì)選擇相應(yīng)的Altera 28nm FPGA 芯片。
上傳時(shí)間： 2013-11-21
上傳用戶：ZZJ886
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
