按鍵掃描 51單片機加8279 8279通過74LS 138譯碼器擴展4×4鍵盤、6位顯示器。 由3-8譯碼器對SL0～SL2譯出鍵掃描線，由另一3-8譯碼器譯出顯示器的位掃描線，并采用了編碼掃描方式。 為了防止出現重鍵現象，掃描輸出線高位SL3不參加鍵掃描譯碼。CPU對8279的監視采用了查詢方式，故8279的中斷請求信號IRQ懸空未用。
標簽： 8279 138 SL0 SL2
上傳時間： 2014-01-25
上傳用戶：skfreeman
計時器服務依賴于加載 Timer 類的主機的系統日期。如果偵聽器主機具有不同的系統日期，則偵聽器可能會不合時宜地接收到通知。為了避免此類問題，要 ... 定期通知的默認行為是固定延遲執行，這一點已在 Timer 中指定。
標簽： Timer 主機 計時器
上傳時間： 2014-12-20
上傳用戶：
該編輯器是基于C# asp.net 1.1開發。 可本地上傳圖片；添加flash、avi影片等；設置上傳圖片大小；加水印，水印的顏色、字體、陰影均可設置； 同時還可以在Web.config中定義圖片的上傳路徑。
標簽： flash asp 1.1 net
上傳時間： 2015-12-21
上傳用戶：leixinzhuo
由寄存器,全加器,移位寄存器,計數器,觸發器和門電路構成補碼一位除法器,將開關設定的補碼形式出現的除數,被除數存入相應寄存器中.能用單脈沖按步演示運算全過程.
標簽： 寄存器 補碼 全加器 單脈沖
上傳時間： 2013-12-24
上傳用戶：bjgaofei
本文件包是在MAX+plus II 軟件環境下實現半加器的邏輯功能
標簽： plus MAX II 軟件環境
上傳時間： 2014-01-15
上傳用戶：磊子226
本文件包是在MAX+plus II 軟件環境下實現全加器的邏輯功能
上傳時間： 2016-01-09
上傳用戶：jing911003
DPLL由 鑒相器 模K加減計數器 脈沖加減電路 同步建立偵察電路 模N分頻器 構成. 整個系統的中心頻率(即signal_in和signal_out的碼速率的2倍) 為clk/8/N. 模K加減計數器的K值決定DPLL的精度和同步建立時間,K越大,則同步建立時間長,同步精度高.反之則短,低.
標簽： signal_out signal_in DPLL 模
上傳時間： 2013-12-26
上傳用戶：希醬大魔王
2級流水線實現的8位全加器的VHDL代碼，適用于altera系列的FPGA/CPLD
標簽： VHDL 流水線 8位 全加器
上傳時間： 2014-06-15
上傳用戶：zhanditian
（原創）高精度計時器電路原理圖。采用AT89S52加DP8573，實現兩個功能：帶掉電保持功能的日歷時鐘、由外部開關信號觸發的高精度計時。
標簽： 8573 89S S52 AT
上傳時間： 2014-01-10
上傳用戶：wxhwjf
全加器，使用宏功能模塊，并附有波形仿真圖
標簽： 全加器
上傳時間： 2016-02-03
上傳用戶：waitingfy
蟲蟲下載站版權所有 京ICP備2021023401號-1
