<center id="mmaci"></center>
四位全加器，VHDL語言，max+plusII平臺(tái)做的
標(biāo)簽： 全加器
上傳時(shí)間： 2016-02-17
上傳用戶：xz85592677
四位全加器語言描述是以文本方式上傳的，呵呵，希望大家有幫助
上傳時(shí)間： 2014-01-26
上傳用戶：siguazgb
全加器,有半加器和或門組成.元件例化語句.
上傳時(shí)間： 2013-12-27
上傳用戶：13188549192
verilog語言中 testbencch編寫-仿真工具綜合工具使用-全加器實(shí)例講解
標(biāo)簽： testbencch verilog 語言 編寫
上傳時(shí)間： 2013-12-18
上傳用戶：gmh1314
是一個(gè)用verilog寫成的加法器電路,可把七個(gè)元件加起來
上傳時(shí)間： 2014-01-07
上傳用戶：zhangzhenyu
三位全加器的源代碼，和測試代碼，用Verilog HDL實(shí)現(xiàn)的！
上傳時(shí)間： 2013-12-22
上傳用戶：erkuizhang
這是一個(gè)4位全加器，用一個(gè)1位半價(jià)做的一位全加，然后做成的四位半加。
標(biāo)簽： 全加器
上傳時(shí)間： 2016-04-30
上傳用戶：上善若水
[VHDL經(jīng)典設(shè)計(jì)26例]--在xilinx芯片上調(diào)試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數(shù)碼顯示譯碼器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--內(nèi)部三態(tài)總線][8--含清零和同步時(shí)鐘使能的4位加法計(jì)數(shù)器][9--數(shù)控分頻器][10--4位十進(jìn)制頻率計(jì)][11--譯碼掃描顯示電路][12--用狀態(tài)機(jī)實(shí)現(xiàn)序列檢測器的設(shè)計(jì)][13--用狀態(tài)機(jī)對(duì)ADC0832電路控制實(shí)現(xiàn)SIN函數(shù)發(fā)生器][14--用狀態(tài)機(jī)實(shí)現(xiàn)ADC0809的采樣電路設(shè)計(jì)][15--DMA方式A/D采樣控制電路設(shè)計(jì)][16--硬件電子琴][17--樂曲自動(dòng)演奏][18--秒表][19--移位相加8位硬件乘法器][20--VGA圖像顯示控制器(彩條)][21--VGA圖像顯示控制器][22--等精度頻率計(jì)][23--模擬波形發(fā)生器][24--模擬示波器][25--通用異步收發(fā)器(UART)][26--8位CPU設(shè)計(jì)(COP2000)]
上傳時(shí)間： 2014-09-06
上傳用戶：han_zh
各種電子器件管腳圖,THD-1型數(shù)字電路實(shí)驗(yàn)箱簡介,門電路及參數(shù)測試,半加器、全加器,數(shù)據(jù)選擇器,數(shù)碼比較器,譯碼器和數(shù)碼顯示器,鎖存器和觸發(fā)器,中規(guī)模計(jì)數(shù)器,雙向移位寄存器,三態(tài)門和數(shù)據(jù)總線,半導(dǎo)體存儲(chǔ)器,多諧振蕩器,單穩(wěn)態(tài)觸發(fā)器,CMOS門電路及集成施密特觸發(fā)器,集成數(shù)模轉(zhuǎn)換器(DAC),逐次漸進(jìn)型模數(shù)轉(zhuǎn)換器(ADC)
標(biāo)簽： THD 電子器件 數(shù)字電路 實(shí)驗(yàn)箱
上傳時(shí)間： 2013-12-19
上傳用戶：heart520beat
電壓源逆變器加LCL濾波器掛網(wǎng)，SVPWM控制，適用于matlab7.3版本
上傳時(shí)間： 2014-08-15
上傳用戶：lgnf
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<strike id="2ou2m"></strike>