亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

電流環(huán)路補(bǔ)償

  • 微電腦型6組類比輸入盤面式電表

    特點 精確度0.05%滿刻度±1位數 可同時量測與顯示六組直流電壓/電流/Pt-100/熱電偶等信號 顯示范圍-1999-9999可任意規劃 輸入組數(1至6)可任意規劃 數位RS-485界面

    標簽: 微電腦 輸入 電表

    上傳時間: 2013-10-14

    上傳用戶:zwei41

  • 微電腦型盤面式控制電表(顯示幕0.4”)

    特點 精確度0.05%滿刻度 ±1位數 可量測交直流電流/交直流電壓/電位計/傳送器/Pt-100/荷重元/電阻等信號 顯示范圍0- ±19999可任意規劃 數位化指撥設定操作簡易 具有自動歸零與保持功能 4組警報功能 15BIT 類比輸出功能 數位RS-485界面

    標簽: 0.4 微電腦 控制 電表

    上傳時間: 2013-10-18

    上傳用戶:dianxin61

  • 用verilog設計密勒解碼器 一、題目: 設計一個密勒解碼器電路 二、輸入信號: 1. DIN:輸入數據 2. CLK:頻率為2MHz的方波

    用verilog設計密勒解碼器 一、題目: 設計一個密勒解碼器電路 二、輸入信號: 1. DIN:輸入數據 2. CLK:頻率為2MHz的方波,占空比為50% 3. RESET:復位信號,低有效 三、輸入信號說明: 輸入數據為串行改進密勒碼,每個碼元持續時間為8μs,即16個CLK時鐘;數據流是由A、B、C三種信號組成; A:前8個時鐘保持“1”,接著5個時鐘變為“0”,最后3個時鐘為“1”。 B:在整個碼元持續時間內都沒有出現“0”,即連續16個時鐘保持“1”。 C:前5個時鐘保持“0”,后面11個時鐘保持“1”。 改進密勒碼編碼規則如下: 如果碼元為邏輯“1”,用A信號表示。 如果碼元為邏輯“0”,用B信號表示,但以下兩種特例除外:如果出現兩個以上連“0”,則從第二個“0”起用C信號表示;如果在“通信起始位”之后第一位就是“0”,則用C信號表示,以下類推; “通信起始位”,用C信號表示; “通信結束位”,用“0”及緊隨其后的B信號表示。 “無數據”,用連續的B信號表示。

    標簽: verilog 2MHz DIN CLK

    上傳時間: 2013-12-02

    上傳用戶:wang0123456789

  • 第三代半導體GaN功率開關器件的發展現狀及面臨的挑戰

    作者:何亮,劉揚論文摘要:氮 化 鎵 (G a N )材 料 具 有 優 異 的 物 理 特 性 ,非 常 適 合 于 制 作 高 溫 、高 速 和 大 功 率 電 子 器 件 ,具 有 十 分 廣 闊 的 市場前景 。 S i襯 底 上 G a N 基 功 率 開 關 器 件 是 目 前 的 主 流 技 術 路 線 ,其 中 結 型 柵 結 構 (p 型 柵 )和 共 源 共 柵 級 聯 結 構 (C asco de)的 常 關 型 器 件 已 經 逐 步 實 現 產 業 化 ,并 在 通 用 電 源 及 光 伏 逆 變 等 領 域 得 到 應 用 。但 是 鑒 于 以 上 兩 種 器 件 結 構 存 在 的 缺 點 ,業 界 更 加 期 待 能 更 充 分 發 揮 G a N 性能的 “ 真 ” 常 關 M 0 S F E T 器件。而 GaN M 0 S F E T 器件的全面實用 化 ,仍 然 面 臨 著 在 材 料 外 延 方 面 和 器 件 穩 定 性 方 面 的 挑 戰 。

    標簽: 第三代半導體 GaN 功率開關器件

    上傳時間: 2021-12-08

    上傳用戶:XuVshu

  • 基于FPGA的多路E1反向復用傳輸芯片的設計與實現

    隨著電信數據傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網絡是基于話音傳輸業務的網絡,已不能適應當前的需求.而建設新的寬帶網絡需要相當大的投資且建設工期長,無法滿足特定客戶對高速數據傳輸的近期需求.反向復用技術是把一個單一的高速數據流在發送端拆散并放在兩個或者多個低速數據鏈路上進行傳輸,在接收端再還原為高速數據流.該文提出一種基于FPGA的多路E1反向復用傳輸芯片的設計方案,使用四個E1構成高速數據的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調整機制,可以動態添加或刪除某條E1鏈路,實現靈活、高效的利用現有網絡實現視頻、數據等高速數據的傳輸,能夠節省帶寬資源,降低成本,滿足客戶的需求.系統分為發送和接收兩部分.發送電路實現四路E1的成幀操作,數據拆分采用線路循環與幀間插相結合的方法,A路插滿一幀(30時隙)后,轉入B路E1間插數據,依此類推,循環間插所有的數據.接收電路進行HDB3解碼,幀同步定位(子幀同步和復幀同步),線路延遲判斷,FIFO和SDRAM實現多路數據的對齊,最后按照約定的高速數據流的幀格式輸出數據.整個數字電路采用Verilog硬件描述語言設計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現,經過綜合和布線,特別是寫約束和增量布線手動調整電路的布局,降低關鍵路徑延時,最終滿足設計要求.

    標簽: FPGA 多路 傳輸 片的設計

    上傳時間: 2013-07-16

    上傳用戶:asdkin

  • 隔直旁路電容及扼流電感的取值

    這里僅討論電容及電感值的選取。種類的選取,則需要更多的工程實踐,更多的RF電路的經驗,這里不再討論。從理論上講,隔直電容、旁路電容的容量應滿足。顯然,在任何角頻率下,這在工程上是作不到的。電容量究竟取多大是合理的呢?圖1-5(a),(b)給出了隔直電容(多數情況下,這個電容又稱為耦合電容)和旁路電容的使用簡化

    標簽: 旁路電容 扼流 電感

    上傳時間: 2013-11-12

    上傳用戶:13188549192

  • DH1718系列直流雙路跟蹤穩壓穩流電源說明書

    DH1718E(G)型雙路穩壓穩流電源是一種帶有雙3位數字面板表顯示的恒壓(CV)與恒流(CC)自動轉換的高精度電源。DH1718E(G)型可同時顯示輸出電壓及電流。本機設有輸出電壓、電流預調電路及輸出開關電路。輸出開關是一種電子開關,不會產生機械振動及噪聲,當輸出開關關閉時,電壓表指示的值與調節電壓旋鈕的位置相對應,以便于電壓的預調節,電流表指示的值與調節電流旋鈕的位置相對應,以便于電流的預調節,按下輸出開關,在輸出接線柱上便有電壓輸出。本電源還具有主、從路電壓跟蹤功能。左邊為主路,右邊為從路,在跟蹤狀態下,從路的輸出電壓隨主路而變化(變化量可調節從路的電壓調節電位器)。這對于需要對稱且可調雙極性電源的場合特別適用。DH1718G直流穩壓電源是在DH 1718E兩路可調電源基礎上增加一路固定(5V/3A)電源組成。其可調部分的功能、性能指標同DH1718E系列相應型號。

    標簽: 1718 DH 直流 跟蹤穩壓

    上傳時間: 2013-10-21

    上傳用戶:aappkkee

  • 這是一個非常好的key scan and display控制電路和程式

    這是一個非常好的key scan and display控制電路和程式

    標簽: display scan key and

    上傳時間: 2015-03-06

    上傳用戶:shus521

  • 這是一堆verilog的source code.包含許多常用的小電路.還不錯用.

    這是一堆verilog的source code.包含許多常用的小電路.還不錯用.

    標簽: verilog source code

    上傳時間: 2015-03-29

    上傳用戶:lanwei

  • 本系統采用A. 系統需求分析報告(設計方法/數據流圖/數據字典) B. 數據庫的信息要求報告(E—R圖及關系數據模型) C. 數據庫的操作和應用要求報告(模塊結構圖<概念結構設計及邏輯結構設計&

    本系統采用A. 系統需求分析報告(設計方法/數據流圖/數據字典) B. 數據庫的信息要求報告(E—R圖及關系數據模型) C. 數據庫的操作和應用要求報告(模塊結構圖<概念結構設計及邏輯結構設計>) D. 調試中出現的問題及解決方法(物理設計,調試及運行,維護) E. 訪問數據庫的方式(ODBC,

    標簽: A. B. C. 報告

    上傳時間: 2013-12-27

    上傳用戶:日光微瀾

主站蜘蛛池模板: 荃湾区| 华坪县| 龙泉市| 开化县| 桐梓县| 洪雅县| 新竹县| 景洪市| 垦利县| 磴口县| 全南县| 吉首市| 泰和县| 怀集县| 桃园县| 兴隆县| 永年县| 同心县| 宁都县| 白城市| 永宁县| 理塘县| 丹寨县| 陇西县| 福安市| 黄大仙区| 武冈市| 八宿县| 沂南县| 南漳县| 察隅县| 阳新县| 北票市| 历史| 共和县| 英德市| 奉节县| 博爱县| 万全县| 乌苏市| 偃师市|