C語言實戰(zhàn)105例源碼--私藏很久的源碼.zip
上傳時間： 2013-06-20
上傳用戶：日光微瀾
ZORAN第九代單芯片DVD方案ZR36966原理圖,電路圖.
上傳時間： 2013-06-04
上傳用戶：Altman
系統(tǒng)采用ATME189S52 為微控制器(MCE)核心，實現(xiàn)了可控的恒定直流電流源設(shè)計。核心恒流模塊采用自反饋電路連接大功率場效應(yīng)管IRFZ44NL，使得電流輸出范圍達到20~2000
標簽： FET 大功率 數(shù)控直流 電流源設(shè)計
上傳時間： 2013-07-05
上傳用戶：cy_ewhat
常規(guī)的壓控電源采用的是并聯(lián)電流負反饋電路，這種電路輸出電壓柔性較差，電壓輸出效率低，因為取樣電阻要占掉很大一部分的電壓，并且常規(guī)的壓控電流源不能實現(xiàn)一端接地，這也是并聯(lián)電流負反饋本身的
標簽： Howland 電流泵 電流源設(shè)計
上傳時間： 2013-07-02
上傳用戶：yyyyyyyyyy
發(fā)光二極體(Light Emitting Diode, LED)為半導(dǎo)體發(fā)光之固態(tài)光源。它成為具省電、輕巧、壽命長、環(huán)保(不含汞)等優(yōu)點之新世代照明光源。目前LED已開始應(yīng)用於液晶顯示
上傳時間： 2013-04-24
上傳用戶：王慶才
本項目完成的是中國地面數(shù)字電視融合方案發(fā)端系統(tǒng)的FPGA設(shè)計與實現(xiàn)。采用Stratix系列的EP1S80F1020C5FPGA為基礎(chǔ)構(gòu)建了主硬件處理平臺。系統(tǒng)中能量擴散、LDPC編碼、符號交織、星座映射、同步PN頭插入、3780點IFFTOFDM調(diào)制以及信號成形4倍插值滾降濾波器等都是基于FPGA硬件設(shè)計實現(xiàn)的。本文首先介紹了數(shù)字電視的發(fā)展現(xiàn)狀，融合方案發(fā)端系統(tǒng)的整體結(jié)構(gòu)以及FPGA設(shè)計的相關(guān)知識。第三章重點、詳細地介紹了基于FPGA的融合方案發(fā)端系統(tǒng)除LDPC編碼部分的各個模塊的具體實現(xiàn)，并對級連后的整個系統(tǒng)的性能進行了仿真、分析和驗證。第四章簡要介紹了與融合方案發(fā)端系統(tǒng)結(jié)構(gòu)類似的一個窄帶LDPC解碼-誤碼測試實驗平臺發(fā)端的FPGA設(shè)計，并對該測試平臺的性能進行了分析驗證。我在項目中完成的工作主要有： 1.閱讀相關(guān)文獻資料，了解中國地面數(shù)字電視融合方案的整體結(jié)構(gòu)和原理。 2.制定了整個發(fā)端系統(tǒng)FPGA實現(xiàn)的框架以及各模塊的接口定義。 3.完成了3780點IFFTOFDM的FPGA設(shè)計和驗證。 4.完成了4倍插值169階滾降濾波器的算法改進和FPGA設(shè)計與驗證。 5.完成了整個融合方案系統(tǒng)的功能仿真、分析和驗證。 6.完成了窄帶LDPC解碼-誤碼測試實驗平臺發(fā)端的FPGA設(shè)計以及仿真、驗證。
標簽： FPGA 地面數(shù)字電視 仿真 方案
上傳時間： 2013-07-05
上傳用戶：qq521
本文主要闡述基于FPGA對IEEE802.3快速以太網(wǎng)MAC層功能的實現(xiàn).首先介紹了以太網(wǎng)協(xié)議以及快速以太網(wǎng)接入無源光網(wǎng)EPON的原理,然后重點闡述了MAC層的FPGA設(shè)計、仿真及測試.先總體介紹了對整個MAC系統(tǒng)的內(nèi)部結(jié)構(gòu)、模塊劃分,再對各個模塊的設(shè)計進行了詳細的描述,接著介紹了開發(fā)環(huán)境和驗證工具,之后給出了測試方案,驗證數(shù)據(jù)、實現(xiàn)結(jié)果及時序仿真波形圖.最后是對下一步將設(shè)計的MAC IP應(yīng)用于EPON的MAC層協(xié)議進行了研究分析,通過數(shù)學(xué)推導(dǎo)和實例給出了MPCP的DBA算法,并討論了在MAC核中添加MPCP協(xié)議的實現(xiàn)方法.
標簽： 802.3 FPGA MAC 快速以太網(wǎng)
上傳時間： 2013-06-10
上傳用戶：時代將軍
頻率特性測試儀(簡稱掃頻儀)是一種測試電路頻率特性的儀器，它廣泛應(yīng)用于無線電、電視、雷達及通信等領(lǐng)域，為分析和改善電路的性能提供了便利的手段。而傳統(tǒng)的掃頻儀由多個模塊構(gòu)成，電路復(fù)雜，體積龐大，而且在高頻測量中，大量的分立元件易受溫度變化和電磁干擾的影響。為此，本文提出了集成化設(shè)計的方法，針對可編程邏輯器件的特點，對硬件實現(xiàn)方法進行了探索。 本文對三大關(guān)鍵技術(shù)進行了深入研究： 第一，由掃頻信號發(fā)生器的設(shè)計出發(fā)，對直接數(shù)字頻率合成技術(shù)(DDS)進行了系統(tǒng)的理論研究，并改進了ROM壓縮方法，在提高壓縮比的同時，改進了DDS系統(tǒng)的雜散度，并且利用該方法實現(xiàn)了幅度和相位可調(diào)制的DDS系統(tǒng)-掃頻信號發(fā)生器。 第二，為了提高系統(tǒng)時鐘的工作頻率，對流水線算法進行了深入的研究，并針對累加器的特點，進行了一系列的改進，使系統(tǒng)能在100MHz的頻率下正常工作。 第三，從系統(tǒng)頻率特性測試的理論出發(fā)，研究如何在FPGA中提高多位數(shù)學(xué)運算的速度，從而提出了一種實現(xiàn)多位BCD碼除法運算的方法—高速串行BCD碼除法；隨后，又將流水線技術(shù)應(yīng)用于該算法，對該方法進行改進，完成了基于流水線技術(shù)的BCD碼除法運算的設(shè)計，并用此方法實現(xiàn)了頻率特性的測試。 在研究以上理論方法的基礎(chǔ)上，以大規(guī)模可編程邏輯器件EP1K100QC208和微處理器89C52為實現(xiàn)載體，提出了基于單片機和FPGA體系結(jié)構(gòu)的集成化設(shè)計方案；以VerilogHDL為設(shè)計語言，實現(xiàn)了頻率特性測試儀主要部分的設(shè)計。該頻率特性測試儀完成掃頻信號的輸出和頻率特性的測試兩大主要任務(wù)，而掃頻信號源和頻率特性測試這兩大主要模塊可集成在一片可編程邏輯器件中，充分體現(xiàn)了可編程邏輯器件的優(yōu)勢。 本文首先對相關(guān)的概念理論進行了介紹，包括DDS原理、流水線技術(shù)等，進而提出了系統(tǒng)的總體設(shè)計方案，包括設(shè)計工具、語言和實現(xiàn)載體的選擇，而后，簡要介紹了微處理器電路和外圍電路，最后，較為詳細地闡述了兩個主要模塊的設(shè)計，并給出了實現(xiàn)方式。
上傳時間： 2013-06-08
上傳用戶：xiangwuy
本白皮書介紹SATA和SAS協(xié)議，怎樣使用這些協(xié)議，解釋SATA和SAS在FPGA應(yīng)用中的價值，闡述了怎樣使用Altera FPGA來開發(fā)SATA或者SAS解決方案。
上傳時間： 2013-06-12
上傳用戶：tonyshao
高亮度LED應(yīng)用解決方案 蘇州硅能半導(dǎo)體科技股份有限公司
上傳時間： 2013-07-26
上傳用戶：dsgkjgkjg
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
