路用探地雷達(dá)使用空氣耦合天線，本程序采用平面入射波方式編制2D-FDTD程序！
上傳時(shí)間： 2014-01-13
上傳用戶：zhaoq123
基帶無源EOC的應(yīng)用說明，是利用了有線電視信號(hào)使用54～860MHz高端頻率，以太網(wǎng)的基帶數(shù)據(jù)信號(hào)使用0～42MHz的低端頻率，故兩者可以在同一根電纜中傳輸，結(jié)合RF有線電視技術(shù)與數(shù)據(jù)以太網(wǎng)數(shù)據(jù)傳輸技術(shù)，把以太網(wǎng)的數(shù)據(jù)基帶信號(hào)通過合路器饋送到原電視網(wǎng)的分配電纜上，與電視信號(hào)一起送至用戶。在用戶端，通過分離器將電視信號(hào)與數(shù)據(jù)信號(hào)分離開來，分別送入各自的終端設(shè)備，如電視信號(hào)送入電視機(jī)，數(shù)據(jù)信號(hào)送入計(jì)算機(jī)，實(shí)現(xiàn)了電視和數(shù)據(jù)信號(hào)在原電視網(wǎng)入戶電纜上的合路、傳輸、分配、分離。
上傳時(shí)間： 2017-01-07
上傳用戶：fxf126@126.com
DAC0832實(shí)現(xiàn)鋸齒波，三角波，方波，正弦波，階梯波，梯形波的匯編源碼
上傳時(shí)間： 2017-02-02
上傳用戶：zhanditian
本文是以數(shù)位訊號(hào)處理器DSP（Digital Singal Processor）之核心架構(gòu)為主體的數(shù)位式溫度控制器開發(fā)，而其主要分為硬體電路與軟體程式兩部分來完成。而就硬體電路來看分為量測(cè)電路模組、DSP周邊電路及RS232通訊模組、輸出模組三個(gè)部分，其中在輸出上可分為電流輸出、電壓輸出以及binary command給加熱驅(qū)動(dòng)裝置, RS232 除了可以與PC聯(lián)絡(luò)外也可以與具有CPU的熱能驅(qū)動(dòng)器做命令傳輸。在計(jì)畫中分析現(xiàn)有工業(yè)用加熱驅(qū)動(dòng)裝置和溫度曲線的關(guān)係，並瞭解其控制情況。軟體方面即是溫控器之中央處理器程式，亦即DSP控制程式，其中包括控制理論、感測(cè)器線性轉(zhuǎn)換程式、I/O介面及通訊協(xié)定相關(guān)程式。在控制法則上，提出一個(gè)新的加熱體描述模型，然後以前饋控制為主並輔以PID控制，得到不錯(cuò)的控制結(jié)果。
標(biāo)簽： Processor Digital Singal DSP
上傳時(shí)間： 2013-12-24
上傳用戶：zjf3110
程式描述：使用Cypress的Cy7C68013A晶片進(jìn)行設(shè)計(jì)，通過外接EEPROM來進(jìn)行供電時(shí)的重列舉。程式包括USB韌體端的程式以及電腦端的程式。 安裝：把來源程式碼複製到硬碟特定目錄下，使用Keil C編譯器和Visual C++ 6.0運(yùn)行即可。 注意：可以首先使用Cypress的測(cè)試工具進(jìn)行韌體程式的測(cè)試，以確保韌體程式的正確性。
標(biāo)簽： Cypress 68013A C68013 68013
上傳時(shí)間： 2017-02-10
上傳用戶：waitingfy
脊波工具和相關(guān)實(shí)驗(yàn)以及有關(guān)實(shí)驗(yàn)數(shù)據(jù)，對(duì)實(shí)現(xiàn)脊波應(yīng)用有著相當(dāng)重要的源碼
標(biāo)簽： 實(shí)驗(yàn) 實(shí)驗(yàn)數(shù)據(jù)
上傳時(shí)間： 2017-02-10
上傳用戶：eclipse
項(xiàng)目的研究內(nèi)容是對(duì)硅微諧振式加速度計(jì)的數(shù)據(jù)采集電路開展研究工作。硅微諧振式加速度計(jì)敏感結(jié)構(gòu)輸出的是兩路差分的頻率信號(hào)，因此硅微諧振式加速度計(jì)數(shù)據(jù)采集電路完成的主要任務(wù)是測(cè)出兩路頻率信號(hào)的差值。測(cè)量要求是：實(shí)現(xiàn)10ms內(nèi)對(duì)中心諧振頻率為20kHz、標(biāo)度因數(shù)為100Hz/g、量程為±50g、分辨率為1mg的硅微諧振式加速度計(jì)輸出的頻率信號(hào)的測(cè)量，等效測(cè)量誤差為±1mg。電路的控制核心為單片機(jī)，具有串行接口以便將測(cè)量結(jié)果傳送給PC機(jī)從而分析、保存測(cè)量結(jié)果。 按研究內(nèi)容設(shè)計(jì)了軟硬件。軟件采用多周期同步法實(shí)現(xiàn)高精度，快速度的頻率測(cè)量方案，并使用CPLD編程實(shí)現(xiàn)，這也是最難的地方。硬件采用現(xiàn)在流行的3.3V供電系統(tǒng)，選用EPM240T100C5N和較為實(shí)用的AVR單片機(jī)芯片Atmega64L，對(duì)應(yīng)3.3V供電系統(tǒng)，串行接口使用MAX3232。 最后完成了PCB板的制作，經(jīng)反復(fù)調(diào)試后得到了非常好的效果。采集的數(shù)據(jù)滿足項(xiàng)目研究內(nèi)容中的要求，當(dāng)提高有源晶振的頻率時(shí)，精度有大大提高了，此時(shí)已遠(yuǎn)遠(yuǎn)滿足了項(xiàng)目中高精度，快速度測(cè)量的要求。另外，采用MFC編程編寫了上位機(jī)的數(shù)據(jù)接收和數(shù)據(jù)處理專用軟件，集數(shù)據(jù)采集，運(yùn)算，作圖，保存功能于一體。 此為CPLD語言部分
標(biāo)簽： 硅微 加速度計(jì) 諧振式 項(xiàng)目
上傳時(shí)間： 2013-12-09
上傳用戶：奇奇奔奔
項(xiàng)目的研究內(nèi)容是對(duì)硅微諧振式加速度計(jì)的數(shù)據(jù)采集電路開展研究工作。硅微諧振式加速度計(jì)敏感結(jié)構(gòu)輸出的是兩路差分的頻率信號(hào)，因此硅微諧振式加速度計(jì)數(shù)據(jù)采集電路完成的主要任務(wù)是測(cè)出兩路頻率信號(hào)的差值。測(cè)量要求是：實(shí)現(xiàn)10ms內(nèi)對(duì)中心諧振頻率為20kHz、標(biāo)度因數(shù)為100Hz/g、量程為±50g、分辨率為1mg的硅微諧振式加速度計(jì)輸出的頻率信號(hào)的測(cè)量，等效測(cè)量誤差為±1mg。電路的控制核心為單片機(jī)，具有串行接口以便將測(cè)量結(jié)果傳送給PC機(jī)從而分析、保存測(cè)量結(jié)果。 按研究內(nèi)容設(shè)計(jì)了軟硬件。軟件采用多周期同步法實(shí)現(xiàn)高精度，快速度的頻率測(cè)量方案，并使用CPLD編程實(shí)現(xiàn)，這也是最難的地方。硬件采用現(xiàn)在流行的3.3V供電系統(tǒng)，選用EPM240T100C5N和較為實(shí)用的AVR單片機(jī)芯片Atmega64L，對(duì)應(yīng)3.3V供電系統(tǒng)，串行接口使用MAX3232。 最后完成了PCB板的制作，經(jīng)反復(fù)調(diào)試后得到了非常好的效果。采集的數(shù)據(jù)滿足項(xiàng)目研究內(nèi)容中的要求，當(dāng)提高有源晶振的頻率時(shí)，精度有大大提高了，此時(shí)已遠(yuǎn)遠(yuǎn)滿足了項(xiàng)目中高精度，快速度測(cè)量的要求。另外，采用MFC編程編寫了上位機(jī)的數(shù)據(jù)接收和數(shù)據(jù)處理專用軟件，集數(shù)據(jù)采集，運(yùn)算，作圖，保存功能于一體。 此為上位機(jī)程序部分
標(biāo)簽： 硅微 加速度計(jì) 諧振式 項(xiàng)目
上傳時(shí)間： 2017-02-13
上傳用戶：大三三
報(bào)告1：一種超寬頻帶雙圓錐全向天線的設(shè)計(jì) 1 1.1雙錐天線的模型 1 1.2 HFSS建模與仿真 1 1.3設(shè)置邊界條件和激勵(lì)源 2 1.4設(shè)置求解項(xiàng)并分析 2 1.5保存并求解工程 2 1.6仿真結(jié)果分析 4 報(bào)告2：波導(dǎo)縫隙天線的設(shè)計(jì)與仿真 7 2.1目的 7 2.2仿真設(shè)計(jì)步驟： 7 2.2.1優(yōu)化各縫隙諧振長度 7 2.2.2仿真天線陣 15 2.3結(jié)論 18 報(bào)告：3一種三角形天線的HFSS仿真 20 3.1三角形天線各參數(shù)的設(shè)定 20 3.2三角形偶極天線的建模與仿真 20 3.3仿真結(jié)果 23 報(bào)告4：普通角錐喇叭天線設(shè)計(jì) 25 4.1普通角錐喇叭天線參數(shù)設(shè)定 25 4.2利用HFSS仿真 25 4.3仿真結(jié)果 28 報(bào)告5：三角形圓極化微帶天線 31 5.1等邊三角形微帶貼片天線的幾何形狀及坐標(biāo)系如圖 31 5.2優(yōu)化指標(biāo)及參數(shù)的設(shè)定 31 5.3HFSS建模與仿真 31 5.4仿真結(jié)果分析 35
上傳時(shí)間： 2017-02-15
上傳用戶：xuanjie
用verilog編寫的高速8路并行dds模塊，用于與高速da(1ghz或以上)接口產(chǎn)生任意頻率正弦波，模塊已經(jīng)經(jīng)過工程驗(yàn)證，用于產(chǎn)品中。
上傳時(shí)間： 2014-01-04
上傳用戶：ruan2570406
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
