FPGA 設(shè)計人員在滿足關(guān)鍵時序余量的同時力爭實現(xiàn)更高性能，在這種情況下，存儲器接口的設(shè)計是一個一向構(gòu)成艱難而耗時的挑戰(zhàn)。Xilinx FPGA 提供 I/O 模塊和邏輯資源，從而使接口設(shè)計變得更簡單、更可
上傳時間： 2013-11-06
上傳用戶：372825274
為滿足對彈載雷達回波信號、圖像及遙測數(shù)據(jù)的高速、高容量、遠距離、低功耗、高可靠性等特點的要求。地面測試臺采用LVDS接口，運用FPGA對雷達獲取信號數(shù)據(jù)進行處理與存儲，通過USB接口將數(shù)據(jù)上傳到計算機實現(xiàn)數(shù)據(jù)分析與實驗。實驗結(jié)果表明，該方案的傳輸速率600 MBps，很好的滿足了對雷達獲取信號的數(shù)據(jù)發(fā)送和接收的速度要求。
上傳時間： 2013-11-10
上傳用戶：小碼農(nóng)lz
白皮書：采用低成本FPGA實現(xiàn)高效的低功耗PCIe接口 了解一個基于DDR3存儲器控制器的真實PCI Express® （PCIe®） Gen1x4參考設(shè)計演示高效的Cyclone V FPGA怎樣降低系統(tǒng)總成本，同時實現(xiàn)性能和功耗目標。點擊馬上下載！
上傳時間： 2013-10-18
上傳用戶：康郎
使用功能強大的FPGA來實現(xiàn)一種DDR2 SDRAM存儲器的用戶接口。該用戶接口是基于XILINX公司出產(chǎn)的DDR2 SDRAM的存儲控制器，由于該公司出產(chǎn)的這種存儲控制器具有很高的效率，使用也很廣泛，可知本設(shè)計具有很大的使用前景。本設(shè)計通過采用多路高速率數(shù)據(jù)讀寫操作仿真驗證，可知其完全可以滿足時序要求，由綜合結(jié)果可知其使用邏輯資源很少，運行速率很高，基本可以滿足所有設(shè)計需要。
上傳時間： 2013-10-14
上傳用戶：zxh122
基于FPGA的GPIB接口IP核的研究與設(shè)計
上傳時間： 2013-10-19
上傳用戶：wudu0932
NiosII軟核處理器是Altera公司開發(fā)，基于FPGA操作平臺使用的一款高速處理器，為了適應(yīng)高速運動圖像采集，提出了一種基于NiosII軟核處理的步進電機接口設(shè)計，使用verilog HDL語言完成該接口設(shè)計，最后通過QuartusII軟件，給出了實驗仿真結(jié)果。
標簽： NiosII 軟核處理器 步進電機 接口設(shè)計
上傳時間： 2015-01-02
上傳用戶：妄想演繹師
軟件接口
上傳時間： 2013-10-12
上傳用戶：huxiao341000
現(xiàn)場可編程門陣列（FPGA）與模數(shù)轉(zhuǎn)換器（ADC）數(shù)字數(shù)據(jù)輸出的接口是一項常見的工程設(shè)計挑戰(zhàn)。此外，ADC使用多種多樣的數(shù)字數(shù)據(jù)樣式和標準，使這項挑戰(zhàn)更加復(fù)雜。本資料將告訴您有關(guān)在高速數(shù)據(jù)轉(zhuǎn)換器實現(xiàn)方案中使用LVDS的應(yīng)用訣竅和技巧。
上傳時間： 2015-01-02
上傳用戶：athjac
在點對多點主從通信系統(tǒng)中,需要合適的接口形式和通信協(xié)議實現(xiàn)主站與各從站的信息交換。RS -485 接口是適合這種需求的一種標準接口形式。當(dāng)選擇主從多點同步通信方式時,工作過程與幀格式符合HDLC/SDLC協(xié)議。介紹了采用VHDL 語言在FPGA 上實現(xiàn)的以HDLC/ SDLC 協(xié)議控制為基礎(chǔ)的RS - 485 通信接口芯片。實驗表明,這種接口芯片操作簡單、體積小、功耗低、可靠性高,極具實用價值。
上傳時間： 2014-01-02
上傳用戶：z240529971
摘 要:介紹了FPGA最新一代器件Virtex25上的高速串行收發(fā)器RocketIO。基于ML505開發(fā)平臺構(gòu)建了一個高速串行數(shù)據(jù)傳輸系統(tǒng),重點說明了該系統(tǒng)采用RocketIO實現(xiàn)1. 25Gbp s高速串行傳輸?shù)脑O(shè)計方案。實現(xiàn)并驗證了采用FPGA完成千兆串行傳輸?shù)墓δ苣繕?為后續(xù)采用FPGA實現(xiàn)各種高速協(xié)議奠定了良好的基礎(chǔ)。關(guān)鍵詞: FPGA;高速串行傳輸; RocketIO; GTP 在數(shù)字系統(tǒng)互連設(shè)計中,高速串行I/O技術(shù)取代傳統(tǒng)的并行I/O技術(shù)成為當(dāng)前發(fā)展的趨勢。與傳統(tǒng)并行I/O技術(shù)相比,串行方案提供了更大的帶寬、更遠的距離、更低的成本和更高的擴展能力,克服了并行I/O設(shè)計存在的缺陷。在實際設(shè)計應(yīng)用中,采用現(xiàn)場可編程門陣列( FPGA)實現(xiàn)高速串行接口是一種性價比較高的技術(shù)途徑。
上傳時間： 2013-10-22
上傳用戶：semi1981
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<code id="w6aui"></code>