TOP/BOTTOM SOLDER(頂層/底層阻焊綠油層):頂層/底層敷設阻焊綠油,以防止銅箔上錫,保持絕緣。在焊盤、過孔及本層非電氣走線處阻焊綠油開窗。
上傳時間: 2013-11-04
上傳用戶:sy_jiadeyi
電路板故障分析 維修方式介紹 ASA維修技術 ICT維修技術 沒有線路圖,無從修起 電路板太複雜,維修困難 維修經驗及技術不足 無法維修的死板,廢棄可惜 送電中作動態維修,危險性極高 備份板太多,積壓資金 送國外維修費用高,維修時間長 對老化零件無從查起無法預先更換 維修速度及效率無法提升,造成公司負擔,客戶埋怨 投資大量維修設備,操作複雜,績效不彰
上傳時間: 2013-11-09
上傳用戶:chengxin
CAM350 為PCB 設計和PCB 生產提供了相應的工具(CAM350 for PCB Designers 和CAM350 for CAM Engineers),很容易地把PCB設計和PCB生產融合起來。CAM350 v8.7的目標是在PCB設計和PCB制造之間架起一座橋梁隨著如今電子產品的朝著小體積、高速度、低價格的趨勢發展,導致了設計越來越復雜,這就要求精確地把設計數據轉換到PCB生產加工中去。CAM350為您提供了從PCB設計到生產制程的完整流程,從PCB設計數據到成功的PCB生產的轉化將變得高效和簡化。基于PCB制造過程,CAM350為PCB設計和PCB生產提供了相應的工具(CAM350 for PCB Designers和CAM350 for CAM Engineers),很容易地把PCB設計和PCB生產融合起來。平滑流暢地轉換完整的工程設計意圖到PCB生產中提高PCB設計的可生產性,成就成功的電子產品為PCB設計和制造雙方提供有價值的橋梁作用CAM350是一款獨特、功能強大、健全的電子工業應用軟件。DOWNSTREAM開發了最初的基于PCB設計平臺的CAM350,到基于整個生產過程的CAM350并且持續下去。CAM350功能強大,應用廣泛,一直以來它的信譽和性能都是無與倫比的。 CAM350PCB設計的可制造性分析和優化工具今天的PCB 設計和制造人員始終處于一種強大的壓力之下,他們需要面對業界不斷縮短將產品推向市場的時間、品質和成本開銷的問題。在48 小時,甚至在24 小時內完成工作更是很平常的事,而產品的復雜程度卻在日益增加,產品的生命周期也越來越短,因此,設計人員和制造人員之間協同有效工作的壓力也隨之越來越大!隨著電子設備的越來越小、越來越復雜,使得致力于電子產品開發每一個人員都需要解決批量生產的問題。如果到了完成制造之后發現設計失敗了,則你將錯過推向市場的大好時間。所有的責任并不在于制造加工人員,而是這個項目的全體人員。多年的實踐已經證明了,你需要清楚地了解到有關制造加工方面的需求是什么,有什么方面的限制,在PCB設計階段或之后的處理過程是什么。為了在制造加工階段能夠協同工作,你需要在設計和制造之間建立一個有機的聯系橋梁。你應該始終保持清醒的頭腦,記住從一開始,你的設計就應該是容易制造并能夠取得成功的。CAM350 在設計領域是一個物有所值的制造分析工具。CAM350 能夠滿足你在制造加工方面的需求,如果你是一個設計人員,你能夠建立你的設計,將任務完成后提交給產品開發過程中的下一步工序。現在采用CAM350,你能夠處理面向制造方面的一些問題,進行一些簡單地處理,但是對于PCB設計來說是非常有效的,這就被成為"可制造性(Manufacturable)"。可制造性設計(Designing for Fabrication)使用DFF Audit,你能夠確保你的設計中不會包含任何制造規則方面的沖突(Manufacturing Rule Violations)。DFF Audit 將執行超過80 種裸板分析檢查,包括制造、絲印、電源和地、信號層、鉆孔、阻焊等等。建立一種全新的具有藝術特征的Latium 結構,運行DFF Audit 僅僅需要幾分鐘的時間,并具有很高的精度。在提交PCB去加工制造之間,就能夠定位、標識并立刻修改所有的沖突,而不是在PCB板制造加工之后。DFF Audit 將自動地檢查酸角(acid traps)、阻焊條(soldermask slivers)、銅條(copper slivers)、殘缺熱焊盤(starved thermals)、焊錫搭橋(soldermask coverage)等等。它將能夠確保阻焊數據的產生是根據一定安全間距,確保沒有潛在的焊錫搭橋的條件、解決酸角(Acid Traps)的問題,避免在任何制造車間的CAM部門產生加工瓶頸。
上傳時間: 2013-11-07
上傳用戶:chongchongsunnan
我是專業做PCB的,在線路板災個行業呆久了,看到了上百家公司設計的PCB板,各行各業的,如有空調的,液晶電視的,DVD的,數碼相框的,安防的等等,因此我從我所站的角度來說,就覺得有些PCB文件設計得好,有些PCB文件設計則不是那么理想,標準就是怎能么樣PCB廠的工程人員看得一目了然,而不產生誤解,導致做錯板子,下面我會從PCB的制作流程來說,說的不好,請各位多多包涵!1 制作要求對于板材 板厚 銅厚 工藝 阻焊/字符顏色等要求清晰。以上要求是制作一個板子的基礎,因此R&D工程師必須寫清晰,這個在我所接觸的客戶來看,格力是做得相對好的,每個文件的技術要求都寫得很清晰,哪怕就是平時我們認為最正常的用綠色阻焊油墨白色字符都寫在技術要求有體現,而有些客戶則是能免則免,什么都不寫,就發給廠家打樣生產,特別是有些廠家有些特別的要求都沒有寫出來,導致廠家在收到郵件之后,第一件事情就是要咨詢這方面的要求,或者有些廠家最后做出來的不符要求。2 鉆孔方面的設計 最直接也是最大的問題,就是最小孔徑的設計,一般板內的最小孔徑都是過孔的孔徑,這個是直接體現在成本上的,有些板的過孔明明可以設計為0.50MM的孔,即只放0.30MM,這樣成本就直接大幅上升,廠家成本高了,就會提高報價;另外就是過孔太多,有些DVD以及數碼相框上面的過孔真的是整板都放滿了,動不動就1000多孔,做過太多這方面的板,認為正常應該在500-600孔,當然有人會說過孔多對板子的信號導通方面,以及散熱方面有好處,我認為這就要取一個平衡,在控制這些方面的同時還要不會導致成本上升,我在這里可以說個例子:我們公司有個客戶是深圳做DVD的,量很大,在最開始合作的時候也是以上這種情況,后來成本對雙方來說,實在是個大問題,經過與 R&D溝通,將過孔的孔徑盡量加大,刪除大銅皮上的部分過孔,像主IC中間的散熱孔用4個3.00MM的孔代替, 這樣一來,鉆孔的費用就降低了,一平方就可以降幾十塊錢的鉆孔費,對于雙方來說達到了雙贏;另外就是一些槽孔,比如說1.00MM X 1.20MM的超短槽孔,對于廠家來說,真的是非常之難做,第一很難控制公差,第二鉆也來的槽也不是直的,有些彎曲,以前我們也做過部分這樣的板子,結果幾毛錢人民幣的板,由于槽孔不合格,扣款1美金/塊,我們也與客戶溝通過這方面的問題,后來就直接改用1.20MM的圓孔。
標簽: PCB
上傳時間: 2015-01-02
上傳用戶:zaizaibang
PCB 被動組件的隱藏特性解析 傳統上,EMC一直被視為「黑色魔術(black magic)」。其實,EMC是可以藉由數學公式來理解的。不過,縱使有數學分析方法可以利用,但那些數學方程式對實際的EMC電路設計而言,仍然太過復雜了。幸運的是,在大多數的實務工作中,工程師并不需要完全理解那些復雜的數學公式和存在于EMC規范中的學理依據,只要藉由簡單的數學模型,就能夠明白要如何達到EMC的要求。本文藉由簡單的數學公式和電磁理論,來說明在印刷電路板(PCB)上被動組件(passivecomponent)的隱藏行為和特性,這些都是工程師想讓所設計的電子產品通過EMC標準時,事先所必須具備的基本知識。導線和PCB走線導線(wire)、走線(trace)、固定架……等看似不起眼的組件,卻經常成為射頻能量的最佳發射器(亦即,EMI的來源)。每一種組件都具有電感,這包含硅芯片的焊線(bond wire)、以及電阻、電容、電感的接腳。每根導線或走線都包含有隱藏的寄生電容和電感。這些寄生性組件會影響導線的阻抗大小,而且對頻率很敏感。依據LC 的值(決定自共振頻率)和PCB走線的長度,在某組件和PCB走線之間,可以產生自共振(self-resonance),因此,形成一根有效率的輻射天線。在低頻時,導線大致上只具有電阻的特性。但在高頻時,導線就具有電感的特性。因為變成高頻后,會造成阻抗大小的變化,進而改變導線或PCB 走線與接地之間的EMC 設計,這時必需使用接地面(ground plane)和接地網格(ground grid)。導線和PCB 走線的最主要差別只在于,導線是圓形的,走線是長方形的。導線或走線的阻抗包含電阻R和感抗XL = 2πfL,在高頻時,此阻抗定義為Z = R + j XL j2πfL,沒有容抗Xc = 1/2πfC存在。頻率高于100 kHz以上時,感抗大于電阻,此時導線或走線不再是低電阻的連接線,而是電感。一般而言,在音頻以上工作的導線或走線應該視為電感,不能再看成電阻,而且可以是射頻天線。
上傳時間: 2013-11-16
上傳用戶:極客
當你認為你已經掌握了PCB 走線的特征阻抗Z0,緊接著一份數據手冊告訴你去設計一個特定的差分阻抗。令事情變得更困難的是,它說:“……因為兩根走線之間的耦合可以降低有效阻抗,使用50Ω的設計規則來得到一個大約80Ω的差分阻抗!”這的確讓人感到困惑!這篇文章向你展示什么是差分阻抗。除此之外,還討論了為什么是這樣,并且向你展示如何正確地計算它。 單線:圖1(a)演示了一個典型的單根走線。其特征阻抗是Z0,其上流經的電流為i。沿線任意一點的電壓為V=Z0*i( 根據歐姆定律)。一般情況,線對:圖1(b)演示了一對走線。線1 具有特征阻抗Z11,與上文中Z0 一致,電流i1。線2具有類似的定義。當我們將線2 向線1 靠近時,線2 上的電流開始以比例常數k 耦合到線1 上。類似地,線1 的電流i1 開始以同樣的比例常數耦合到線2 上。每根走線上任意一點的電壓,還是根據歐姆定律,
標簽: 差分阻抗
上傳時間: 2013-11-10
上傳用戶:KSLYZ
PCB 布線原則連線精簡原則連線要精簡,盡可能短,盡量少拐彎,力求線條簡單明了,特別是在高頻回路中,當然為了達到阻抗匹配而需要進行特殊延長的線就例外了,例如蛇行走線等。安全載流原則銅線的寬度應以自己所能承載的電流為基礎進行設計,銅線的載流能力取決于以下因素:線寬、線厚(銅鉑厚度)、允許溫升等,下表給出了銅導線的寬度和導線面積以及導電電流的關系(軍品標準),可以根據這個基本的關系對導線寬度進行適當的考慮。印制導線最大允許工作電流(導線厚50um,允許溫升10℃)導線寬度(Mil) 導線電流(A) 其中:K 為修正系數,一般覆銅線在內層時取0.024,在外層時取0.048;T 為最大溫升,單位為℃;A 為覆銅線的截面積,單位為mil(不是mm,注意);I 為允許的最大電流,單位是A。電磁抗干擾原則電磁抗干擾原則涉及的知識點比較多,例如銅膜線的拐彎處應為圓角或斜角(因為高頻時直角或者尖角的拐彎會影響電氣性能)雙面板兩面的導線應互相垂直、斜交或者彎曲走線,盡量避免平行走線,減小寄生耦合等。一、 通常一個電子系統中有各種不同的地線,如數字地、邏輯地、系統地、機殼地等,地線的設計原則如下:1、 正確的單點和多點接地在低頻電路中,信號的工作頻率小于1MHZ,它的布線和器件間的電感影響較小,而接地電路形成的環流對干擾影響較大,因而應采用一點接地。當信號工作頻率大于10MHZ 時,如果采用一點接地,其地線的長度不應超過波長的1/20,否則應采用多點接地法。2、 數字地與模擬地分開若線路板上既有邏輯電路又有線性電路,應盡量使它們分開。一般數字電路的抗干擾能力比較強,例如TTL 電路的噪聲容限為0.4~0.6V,CMOS 電路的噪聲容限為電源電壓的0.3~0.45 倍,而模擬電路只要有很小的噪聲就足以使其工作不正常,所以這兩類電路應該分開布局布線。3、 接地線應盡量加粗若接地線用很細的線條,則接地電位會隨電流的變化而變化,使抗噪性能降低。因此應將地線加粗,使它能通過三倍于印制板上的允許電流。如有可能,接地線應在2~3mm 以上。4、 接地線構成閉環路只由數字電路組成的印制板,其接地電路布成環路大多能提高抗噪聲能力。因為環形地線可以減小接地電阻,從而減小接地電位差。二、 配置退藕電容PCB 設計的常規做法之一是在印刷板的各個關鍵部位配置適當的退藕電容,退藕電容的一般配置原則是:?電電源的輸入端跨½10~100uf的的電解電容器,如果印制電路板的位置允許,采Ó100uf以以上的電解電容器抗干擾效果會更好¡���?原原則上每個集成電路芯片都應布置一¸0.01uf~`0.1uf的的瓷片電容,如遇印制板空隙不夠,可Ã4~8個個芯片布置一¸1~10uf的的鉭電容(最好不用電解電容,電解電容是兩層薄膜卷起來的,這種卷起來的結構在高頻時表現為電感,最好使用鉭電容或聚碳酸醞電容)。���?對對于抗噪能力弱、關斷時電源變化大的器件,ÈRA、¡ROM存存儲器件,應在芯片的電源線和地線之間直接接入退藕電容¡���?電電容引線不能太長,尤其是高頻旁路電容不能有引線¡三¡過過孔設¼在高ËPCB設設計中,看似簡單的過孔也往往會給電路的設計帶來很大的負面效應,為了減小過孔的寄生效應帶來的不利影響,在設計中可以盡量做到£���?從從成本和信號質量兩方面來考慮,選擇合理尺寸的過孔大小。例如¶6- 10層層的內存模¿PCB設設計來說,選Ó10/20mi((鉆¿焊焊盤)的過孔較好,對于一些高密度的小尺寸的板子,也可以嘗試使Ó8/18Mil的的過孔。在目前技術條件下,很難使用更小尺寸的過孔了(當孔的深度超過鉆孔直徑µ6倍倍時,就無法保證孔壁能均勻鍍銅);對于電源或地線的過孔則可以考慮使用較大尺寸,以減小阻抗¡���?使使用較薄µPCB板板有利于減小過孔的兩種寄生參數¡���? PCB板板上的信號走線盡量不換層,即盡量不要使用不必要的過孔¡���?電電源和地的管腳要就近打過孔,過孔和管腳之間的引線越短越好¡���?在在信號換層的過孔附近放置一些接地的過孔,以便為信號提供最近的回路。甚至可以ÔPCB板板上大量放置一些多余的接地過孔¡四¡降降低噪聲與電磁干擾的一些經Ñ?能能用低速芯片就不用高速的,高速芯片用在關鍵地方¡?可可用串一個電阻的方法,降低控制電路上下沿跳變速率¡?盡盡量為繼電器等提供某種形式的阻尼,ÈRC設設置電流阻尼¡?使使用滿足系統要求的最低頻率時鐘¡?時時鐘應盡量靠近到用該時鐘的器件,石英晶體振蕩器的外殼要接地¡?用用地線將時鐘區圈起來,時鐘線盡量短¡?石石英晶體下面以及對噪聲敏感的器件下面不要走線¡?時時鐘、總線、片選信號要遠ÀI/O線線和接插件¡?時時鐘線垂直ÓI/O線線比平行ÓI/O線線干擾小¡? I/O驅驅動電路盡量靠½PCB板板邊,讓其盡快離¿PC。。對進ÈPCB的的信號要加濾波,從高噪聲區來的信號也要加濾波,同時用串終端電阻的辦法,減小信號反射¡? MCU無無用端要接高,或接地,或定義成輸出端,集成電路上該接電源、地的端都要接,不要懸空¡?閑閑置不用的門電路輸入端不要懸空,閑置不用的運放正輸入端接地,負輸入端接輸出端¡?印印制板盡量使Ó45折折線而不Ó90折折線布線,以減小高頻信號對外的發射與耦合¡?印印制板按頻率和電流開關特性分區,噪聲元件與非噪聲元件呀距離再遠一些¡?單單面板和雙面板用單點接電源和單點接地、電源線、地線盡量粗¡?模模擬電壓輸入線、參考電壓端要盡量遠離數字電路信號線,特別是時鐘¡?對¶A/D類類器件,數字部分與模擬部分不要交叉¡?元元件引腳盡量短,去藕電容引腳盡量短¡?關關鍵的線要盡量粗,并在兩邊加上保護地,高速線要短要直¡?對對噪聲敏感的線不要與大電流,高速開關線并行¡?弱弱信號電路,低頻電路周圍不要形成電流環路¡?任任何信號都不要形成環路,如不可避免,讓環路區盡量小¡?每每個集成電路有一個去藕電容。每個電解電容邊上都要加一個小的高頻旁路電容¡?用用大容量的鉭電容或聚酷電容而不用電解電容做電路充放電儲能電容,使用管狀電容時,外殼要接地¡?對對干擾十分敏感的信號線要設置包地,可以有效地抑制串擾¡?信信號在印刷板上傳輸,其延遲時間不應大于所有器件的標稱延遲時間¡環境效應原Ô要注意所應用的環境,例如在一個振動或者其他容易使板子變形的環境中采用過細的銅膜導線很容易起皮拉斷等¡安全工作原Ô要保證安全工作,例如要保證兩線最小間距要承受所加電壓峰值,高壓線應圓滑,不得有尖銳的倒角,否則容易造成板路擊穿等。組裝方便、規范原則走線設計要考慮組裝是否方便,例如印制板上有大面積地線和電源線區時(面積超¹500平平方毫米),應局部開窗口以方便腐蝕等。此外還要考慮組裝規范設計,例如元件的焊接點用焊盤來表示,這些焊盤(包括過孔)均會自動不上阻焊油,但是如用填充塊當表貼焊盤或用線段當金手指插頭,而又不做特別處理,(在阻焊層畫出無阻焊油的區域),阻焊油將掩蓋這些焊盤和金手指,容易造成誤解性錯誤£SMD器器件的引腳與大面積覆銅連接時,要進行熱隔離處理,一般是做一¸Track到到銅箔,以防止受熱不均造成的應力集Ö而導致虛焊£PCB上上如果有¦12或或方Ð12mm以以上的過孔時,必須做一個孔蓋,以防止焊錫流出等。經濟原則遵循該原則要求設計者要對加工,組裝的工藝有足夠的認識和了解,例È5mil的的線做腐蝕要±8mil難難,所以價格要高,過孔越小越貴等熱效應原則在印制板設計時可考慮用以下幾種方法:均勻分布熱負載、給零件裝散熱器,局部或全局強迫風冷。從有利于散熱的角度出發,印制板最好是直立安裝,板與板的距離一般不應小Ó2c,,而且器件在印制板上的排列方式應遵循一定的規則£同一印制板上的器件應盡可能按其發熱量大小及散熱程度分區排列,發熱量小或耐熱性差的器件(如小信號晶體管、小規模集³電路、電解電容等)放在冷卻氣流的最上(入口處),發熱量大或耐熱性好的器件(如功率晶體管、大規模集成電路等)放在冷卻Æ流最下。在水平方向上,大功率器件盡量靠近印刷板的邊沿布置,以便縮短傳熱路徑;在垂直方向上,大功率器件盡量靠近印刷板上方布置£以便減少這些器件在工作時對其他器件溫度的影響。對溫度比較敏感的器件最好安置在溫度最低的區域(如設備的µ部),千萬不要將它放在發熱器件的正上方,多個器件最好是在水平面上交錯布局¡設備內印制板的散熱主要依靠空氣流動,所以在設計時要研究空氣流動的路徑,合理配置器件或印制電路板。采用合理的器件排列方式,可以有效地降低印制電路的溫升。此外通過降額使用,做等溫處理等方法也是熱設計中經常使用的手段¡
上傳時間: 2015-01-02
上傳用戶:15070202241
磁芯電感器的諧波失真分析 摘 要:簡述了改進鐵氧體軟磁材料比損耗系數和磁滯常數ηB,從而降低總諧波失真THD的歷史過程,分析了諸多因數對諧波測量的影響,提出了磁心性能的調控方向。 關鍵詞:比損耗系數, 磁滯常數ηB ,直流偏置特性DC-Bias,總諧波失真THD Analysis on THD of the fer rite co res u se d i n i nductancShi Yan Nanjing Finemag Technology Co. Ltd., Nanjing 210033 Abstract: Histrory of decreasing THD by improving the ratio loss coefficient and hysteresis constant of soft magnetic ferrite is briefly narrated. The effect of many factors which affect the harmonic wave testing is analysed. The way of improving the performance of ferrite cores is put forward. Key words: ratio loss coefficient,hysteresis constant,DC-Bias,THD 近年來,變壓器生產廠家和軟磁鐵氧體生產廠家,在電感器和變壓器產品的總諧波失真指標控制上,進行了深入的探討和廣泛的合作,逐步弄清了一些似是而非的問題。從工藝技術上采取了不少有效措施,促進了質量問題的迅速解決。本文將就此熱門話題作一些粗淺探討。 一、 歷史回顧 總諧波失真(Total harmonic distortion) ,簡稱THD,并不是什么新的概念,早在幾十年前的載波通信技術中就已有嚴格要求<1>。1978年郵電部公布的標準YD/Z17-78“載波用鐵氧體罐形磁心”中,規定了高μQ材料制作的無中心柱配對罐形磁心詳細的測試電路和方法。如圖一電路所示,利用LC組成的150KHz低通濾波器在高電平輸入的情況下測量磁心產生的非線性失真。這種相對比較的實用方法,專用于無中心柱配對罐形磁心的諧波衰耗測試。 這種磁心主要用于載波電報、電話設備的遙測振蕩器和線路放大器系統,其非線性失真有很嚴格的要求。 圖中 ZD —— QF867 型阻容式載頻振蕩器,輸出阻抗 150Ω, Ld47 —— 47KHz 低通濾波器,阻抗 150Ω,阻帶衰耗大于61dB, Lg88 ——并聯高低通濾波器,阻抗 150Ω,三次諧波衰耗大于61dB Ld88 ——并聯高低通濾波器,阻抗 150Ω,三次諧波衰耗大于61dB FD —— 30~50KHz 放大器, 阻抗 150Ω, 增益不小于 43 dB,三次諧波衰耗b3(0)≥91 dB, DP —— Qp373 選頻電平表,輸入高阻抗, L ——被測無心罐形磁心及線圈, C ——聚苯乙烯薄膜電容器CMO-100V-707APF±0.5%,二只。 測量時,所配用線圈應用絲包銅電磁線SQJ9×0.12(JB661-75)在直徑為16.1mm的線架上繞制 120 匝, (線架為一格) , 其空心電感值為 318μH(誤差1%) 被測磁心配對安裝好后,先調節振蕩器頻率為 36.6~40KHz, 使輸出電平值為+17.4 dB, 即選頻表在 22′端子測得的主波電平 (P2)為+17.4 dB,然后在33′端子處測得輸出的三次諧波電平(P3), 則三次諧波衰耗值為:b3(+2)= P2+S+ P3 式中:S 為放大器增益dB 從以往的資料引證, 就可以發現諧波失真的測量是一項很精細的工作,其中測量系統的高、低通濾波器,信號源和放大器本身的三次諧波衰耗控制很嚴,阻抗必須匹配,薄膜電容器的非線性也有相應要求。濾波器的電感全由不帶任何磁介質的大空心線圈繞成,以保證本身的“潔凈” ,不至于造成對磁心分選的誤判。 為了滿足多路通信整機的小型化和穩定性要求, 必須生產低損耗高穩定磁心。上世紀 70 年代初,1409 所和四機部、郵電部各廠,從工藝上改變了推板空氣窯燒結,出窯后經真空罐冷卻的落后方式,改用真空爐,并控制燒結、冷卻氣氛。技術上采用共沉淀法攻關試制出了μQ乘積 60 萬和 100 萬的低損耗高穩定材料,在此基礎上,還實現了高μ7000~10000材料的突破,從而大大縮短了與國外企業的技術差異。當時正處于通信技術由FDM(頻率劃分調制)向PCM(脈沖編碼調制) 轉換時期, 日本人明石雅夫發表了μQ乘積125 萬為 0.8×10 ,100KHz)的超優鐵氧體材料<3>,其磁滯系數降為優鐵
上傳時間: 2013-12-15
上傳用戶:天空說我在
Hyperlynx仿真應用:阻抗匹配.下面以一個電路設計為例,簡單介紹一下PCB仿真軟件在設計中的使用。下面是一個DSP硬件電路部分元件位置關系(原理圖和PCB使用PROTEL99SE設計),其中DRAM作為DSP的擴展Memory(64位寬度,低8bit還經過3245接到FLASH和其它芯片),DRAM時鐘頻率133M。因為頻率較高,設計過程中我們需要考慮DRAM的數據、地址和控制線是否需加串阻。下面,我們以數據線D0仿真為例看是否需要加串阻。模型建立首先需要在元件公司網站下載各器件IBIS模型。然后打開Hyperlynx,新建LineSim File(線路仿真—主要用于PCB前仿真驗證)新建好的線路仿真文件里可以看到一些虛線勾出的傳輸線、芯片腳、始端串阻和上下拉終端匹配電阻等。下面,我們開始導入主芯片DSP的數據線D0腳模型。左鍵點芯片管腳處的標志,出現未知管腳,然后再按下圖的紅線所示線路選取芯片IBIS模型中的對應管腳。 3http://bbs.elecfans.com/ 電子技術論壇 http://www.elecfans.com 電子發燒友點OK后退到“ASSIGN Models”界面。選管腳為“Output”類型。這樣,一樣管腳的配置就完成了。同樣將DRAM的數據線對應管腳和3245的對應管腳IBIS模型加上(DSP輸出,3245高阻,DRAM輸入)。下面我們開始建立傳輸線模型。左鍵點DSP芯片腳相連的傳輸線,增添傳輸線,然后右鍵編輯屬性。因為我們使用四層板,在表層走線,所以要選用“Microstrip”,然后點“Value”進行屬性編輯。這里,我們要編輯一些PCB的屬性,布線長度、寬度和層間距等,屬性編輯界面如下:再將其它傳輸線也添加上。這就是沒有加阻抗匹配的仿真模型(PCB最遠直線間距1.4inch,對線長為1.7inch)。現在模型就建立好了。仿真及分析下面我們就要為各點加示波器探頭了,按照下圖紅線所示路徑為各測試點增加探頭:為發現更多的信息,我們使用眼圖觀察。因為時鐘是133M,數據單沿采樣,數據翻轉最高頻率為66.7M,對應位寬為7.58ns。所以設置參數如下:之后按照芯片手冊制作眼圖模板。因為我們最關心的是接收端(DRAM)信號,所以模板也按照DRAM芯片HY57V283220手冊的輸入需求設計。芯片手冊中要求輸入高電平VIH高于2.0V,輸入低電平VIL低于0.8V。DRAM芯片的一個NOTE里指出,芯片可以承受最高5.6V,最低-2.0V信號(不長于3ns):按下邊紅線路徑配置眼圖模板:低8位數據線沒有串阻可以滿足設計要求,而其他的56位都是一對一,經過仿真沒有串阻也能通過。于是數據線不加串阻可以滿足設計要求,但有一點需注意,就是寫數據時因為存在回沖,DRAM接收高電平在位中間會回沖到2V。因此會導致電平判決裕量較小,抗干擾能力差一些,如果調試過程中發現寫RAM會出錯,還需要改版加串阻。
上傳時間: 2013-12-17
上傳用戶:debuchangshi
半導體的產品很多,應用的場合非常廣泛,圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別,圖一中不同類別的英文縮寫名稱原文為 PDID:Plastic Dual Inline Package SOP:Small Outline Package SOJ:Small Outline J-Lead Package PLCC:Plastic Leaded Chip Carrier QFP:Quad Flat Package PGA:Pin Grid Array BGA:Ball Grid Array 雖然半導體元件的外型種類很多,在電路板上常用的組裝方式有二種,一種是插入電路板的銲孔或腳座,如PDIP、PGA,另一種是貼附在電路板表面的銲墊上,如SOP、SOJ、PLCC、QFP、BGA。 從半導體元件的外觀,只看到從包覆的膠體或陶瓷中伸出的接腳,而半導體元件真正的的核心,是包覆在膠體或陶瓷內一片非常小的晶片,透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件,從上方的玻璃窗可看到內部的晶片,圖三是以顯微鏡將內部的晶片放大,可以看到晶片以多條銲線連接四周的接腳,這些接腳向外延伸並穿出膠體,成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂,那是使用不當引發過電流而燒毀,致使晶片失去功能,這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED,也就是發光二極體,其內部也是一顆晶片,圖五是以顯微鏡正視LED的頂端,可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線,若以LED二支接腳的極性來做分別,晶片是貼附在負極的腳上,經由銲線連接正極的腳。當LED通過正向電流時,晶片會發光而使LED發亮,如圖六所示。 半導體元件的製作分成兩段的製造程序,前一段是先製造元件的核心─晶片,稱為晶圓製造;後一段是將晶中片加以封裝成最後產品,稱為IC封裝製程,又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟,在本章節中將簡介這兩段的製造程序。
上傳時間: 2013-11-04
上傳用戶:372825274