亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

頻域算法

  • LTE系統(tǒng)中基帶DAGC的應(yīng)用研究及FPGA實現(xiàn).rar

    當今,移動通信正處于向第四代通信系統(tǒng)發(fā)展的階段,OFDM技術(shù)作為第四代數(shù)字移動通信(4G)系統(tǒng)的關(guān)鍵技術(shù)之一,被包括LTE在內(nèi)的眾多準4G協(xié)議所采用。IDFT/DFT作為OFDM系統(tǒng)中的關(guān)鍵功能模塊,其精度對基帶解調(diào)性能產(chǎn)生著重大的影響,尤其對LTE上行所采用的SC_FDMA更是如此。為了使定點化IDFT/DFT達到較好的性能,本文采用數(shù)字自動增益控制(DAGC)技術(shù),以解決過大輸入信號動態(tài)范圍所造成的IDFT/DFT輸出信噪比(SNR)惡化問題。 首先,本文簡單介紹了較為成熟的AAGC(模擬AGC)技術(shù),并重點關(guān)注近年來為了改善其性能而興起的數(shù)字化AGC技術(shù),它們主要用于壓縮ADC輸入動態(tài)范圍以防止其飽和。針對基帶處理中具有累加特性的定點化IDFT/DFT技術(shù),進一步分析了AAGC技術(shù)和基帶DAGC在實施對象,實現(xiàn)方法等上的異同點,指出了基帶DAGC的必要性。 其次,根據(jù)LTE協(xié)議,搭建了從調(diào)制到解調(diào)的基帶PUSCH處理鏈路,并針對基于DFT的信道估計方法的缺點,使用簡單的兩點替換實現(xiàn)了優(yōu)化,通過高斯信道下的MATLAB仿真,證明其可以達到理想效果。仿真結(jié)果還表明,在不考慮同步問題的高斯信道下,本文所搭建的基帶處理鏈路,采用64QAM進行調(diào)制,也能達到在SNR高于17dB時,硬判譯碼結(jié)果為極低誤碼率(BER)的效果。 再次,在所搭建鏈路的基礎(chǔ)上,通過理論分析和MATLAB仿真,證明了包括時域和頻域DAGC在內(nèi)的基帶DAGC具有穩(wěn)定接收鏈路解調(diào)性能的作用。同時,通過對幾種DAGC算法的比較后,得到的一套適用于實現(xiàn)的基帶DAGC算法,可以使IDFT/DFT的輸出SNR處于最佳范圍,從而滿足LTE系統(tǒng)基帶解調(diào)的要求。針對時域和頻域DAGC的差異,分別選定移位和加法,以及查表的方式進行基帶DAGC算法的實現(xiàn)。 最后,本文對選定的基帶DAGC算法進行了FPGA設(shè)計,仿真、綜合和上板結(jié)果說明,時域和頻域DAGC實現(xiàn)方法占用資源較少,容易進行集成,能夠達到的最高工作頻率較高,完全滿足基帶處理的速率要求,可以流水處理每一個IQ數(shù)據(jù),使之滿足基帶解調(diào)性能。

    標簽: DAGC FPGA LTE

    上傳時間: 2013-05-17

    上傳用戶:laozhanshi111

  • 基于FPGA的RS255,223編解碼器的高速并行實現(xiàn).rar

    隨著信息時代的到來,用戶對數(shù)據(jù)保護和傳輸可靠性的要求也在不斷提高。由于信道衰落,信號經(jīng)信道傳輸后,到達接收端不可避免地會受到干擾而出現(xiàn)信號失真。因此需要采用差錯控制技術(shù)來檢測和糾正由信道失真引起的信息傳輸錯誤。RS(Reed—Solomon)碼是差錯控制領(lǐng)域中一類重要的線性分組碼,由于它編解碼結(jié)構(gòu)相對固定,性能強,不但可以糾正隨機差錯,而且對突發(fā)錯誤的糾錯能力也很強,被廣泛應(yīng)用在數(shù)字通信、數(shù)據(jù)存儲系統(tǒng)中,以滿足對數(shù)據(jù)傳輸通道可靠性的要求。因此設(shè)計一款高性能的RS編解碼器不但具有很大的應(yīng)用意義,而且具有相當大的經(jīng)濟價值。 本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎(chǔ)理論知識,重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行,接著介紹了有限域的有關(guān)理論。基于RS碼傳統(tǒng)的單倍結(jié)構(gòu),本文提出了一種八倍并行編碼及九倍并行解碼方案,并用Verilog HDL語言實現(xiàn)。其中編碼器基于傳統(tǒng)的線性反饋移位寄存器除法電路并進行八倍并行擴展,譯碼器關(guān)鍵方程求解模塊基于修正的歐幾里德算法設(shè)計了一種便于硬件實現(xiàn)的脈動關(guān)鍵方程求解結(jié)構(gòu),其他模塊均采用九倍并行實現(xiàn)。由于進行了超前運算、流水線及并行處理,使編解碼的數(shù)據(jù)吞吐量大為提高,同時延時更小。 本論文設(shè)計了C++仿真平臺,并與HDL代碼結(jié)果進行了對比驗證。Verilog HDL代碼經(jīng)過modelsim仿真驗證,并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態(tài)時序分析,綜合軟件為QUATURSⅡ V8.0。驗證及測試表明,本設(shè)計在滿足編解碼基本功能的基礎(chǔ)上,能夠?qū)崿F(xiàn)數(shù)據(jù)的高吞吐量和低延時傳輸,達到性能指標要求。本論文在基于FPGA的RS(255,223)編解碼器的高速并行實現(xiàn)方面的研究成果,具有通用性、可移植性,有一定的理論及經(jīng)濟價值。

    標簽: FPGA 255 223

    上傳時間: 2013-04-24

    上傳用戶:思琦琦

  • 地面數(shù)字電視廣播系統(tǒng)中SRRC濾波器及FFT處理器的設(shè)計與FPGA實現(xiàn).rar

    隨著人們對數(shù)字電視和數(shù)字視頻信息的需求越來越大,數(shù)字電視廣播在中國迅速的發(fā)展起來。近幾年,數(shù)字電視傳輸系統(tǒng)技術(shù)逐漸成熟,數(shù)字電視地面廣播(DTTB)傳輸標準也于2006年8月30號正式出臺。此標準技術(shù)是由我國多家單位聯(lián)合研究的,具有自主知識產(chǎn)權(quán)的數(shù)字地面電視傳輸標準。DTTB系統(tǒng)標準的研究與仿真,具有巨大的實用價值和廣闊的市場前景。 @@ 本文首先研究了地面數(shù)字電視廣播標準中平方根升余弦(SRRC)濾波器(滾降系數(shù)為0.05)的結(jié)構(gòu)設(shè)計,介紹了一種適合在FPGA中實現(xiàn)的高階高速FIR濾波器的并行流水線結(jié)構(gòu)。在本設(shè)計中,以CSD數(shù)優(yōu)化濾波器系數(shù),并運用簡化加法器圖(Reduced Adder Graph,RAG)算法進行改進,最后采用并行處理的轉(zhuǎn)置型流水線結(jié)構(gòu)實現(xiàn)。 @@ 接著研究數(shù)字電視地面?zhèn)鬏敇藴什捎玫膫鬏敿夹g(shù)-OFDM的基本概念和技術(shù)特點,并研究了清華大學提出的DMB-T方案中TDS-OFDM信號幀的組成結(jié)構(gòu)以及相關(guān)原理。 @@ 最后,本文針對OFDM調(diào)制所需要的3780點FFT處理器進行研究。為了保證OFDM信號的采樣率和時域?qū)ьl的采樣率相同,以達到較好的同步性能,采用了3780個正交子載波的設(shè)計方案。在實現(xiàn)過程中,分析比較了多種算法的計算復(fù)雜性,設(shè)計出在硬件實現(xiàn)復(fù)雜度上進行優(yōu)化的3780點FFT處理器的數(shù)據(jù)流流水線算法。之后,通過定點仿真比較各模塊輸出的動態(tài)范圍和概率分布,設(shè)計出定點字長的優(yōu)化方案,并分析計算了這一處理器的輸出信噪比與內(nèi)部各模塊字長的關(guān)系,進一步降低了硬件實現(xiàn)復(fù)雜性。 @@關(guān)鍵字:數(shù)字電視地面廣播傳輸(DTTB);平方根升余弦濾波器(SRRC);正交頻分復(fù)用調(diào)制(OFDM);快速傅立葉變換(FFT); 3780

    標簽: SRRC FPGA FFT

    上傳時間: 2013-04-24

    上傳用戶:mdrd3080

  • 基于FPGA的快速路由查找算法研究及實現(xiàn).rar

    現(xiàn)代通信朝著全網(wǎng)IP化的進程逐步發(fā)展,越來越多的通信需要IP路由查找;同時光纖技術(shù)的發(fā)展,使得比特速率達到了20Gbps,路由技術(shù)成了整個通信系統(tǒng)的瓶頸,迫切需要一種具有高查找性能,低成本的路由算法,能夠適應(yīng)大規(guī)模應(yīng)用。 本文研究了一種高性能、低成本的路由算法。在四分支并行路由查找算法的基礎(chǔ)上,實現(xiàn)了雙分支并行,每個分支流水查找的16-8-8路由算法。該算法由三級表構(gòu)成,長度小于16的前綴通過擴展成為長度16的前綴存儲在第一級表中;長度小于24位的前綴通過擴展成為長度24的前綴存儲在前兩級表中;長度大于24的前綴則通過專門的存儲空間進行存儲。將IP路由的二維查找轉(zhuǎn)化為一維精確查找,每次查找最多訪問存儲器3次,就可以查得下一跳的路由信息。使用Verilog語言實現(xiàn)了本文提出的算法,并對算法進行了功能仿真。為了實現(xiàn)低成本,該算法采用了FPGA和SSRAM的硬件結(jié)構(gòu)實現(xiàn)。 功能仿真表明本文設(shè)計的算法查找速度能適應(yīng)20Gbps的接口轉(zhuǎn)發(fā)速率。

    標簽: FPGA 路由 查找算法

    上傳時間: 2013-04-24

    上傳用戶:金宜

  • 圖像縮放算法的研究與FPGA設(shè)計.rar

    Scaler是平板顯示器件(FPD,F(xiàn)lat Panel Display)中的重要組成部分,它將輸入源圖像信號轉(zhuǎn)換成與顯示屏固定分辨率一致的信號,并控制其顯示在顯示屏上。本文在研究圖像縮放算法和scaler在FPD中工作過程的基礎(chǔ)上,采用自上而下(Top-down)的設(shè)計方法,給出了scaler的設(shè)計及FPGA驗證。該scaler支持不同分辨率圖像的縮放,且縮放模式可調(diào),也可以以IP core的形式應(yīng)用于相關(guān)圖像處理芯片中。 圖像縮放內(nèi)核是scaler的核心部分,它是scaler中的主要運算單元,完成圖像縮放的基本功能,它所采用的核心算法以及所使用的結(jié)構(gòu)設(shè)計決定著縮放性能的優(yōu)劣,也是控制芯片成本的關(guān)鍵。因此,本文從縮放內(nèi)核的結(jié)構(gòu)入手,對scaler的總體結(jié)構(gòu)進行了設(shè)計;通過對圖像縮放中常用算法的深入研究提出了一種新的優(yōu)化算法——矩形窗縮放算法,并對其計算進行分析和簡化,降低了計算的復(fù)雜度。FPGA設(shè)計中,采用列縮放與行縮放分開處理的結(jié)構(gòu),使用雙口RAM作為兩次縮放間的數(shù)據(jù)緩沖區(qū)。使用這種結(jié)構(gòu)的優(yōu)勢在于:行列縮放可以同時進行,數(shù)據(jù)處理的可靠性高、速度快:內(nèi)核結(jié)構(gòu)簡單明了,數(shù)據(jù)緩沖區(qū)大小合適,便于設(shè)計。此外,本文還介紹了其他輔助模塊的設(shè)計,包括DVI接口信號處理模塊、縮放參數(shù)計算與控制模塊以及輸出信號檢測與時序濾波模塊。 本設(shè)計使用Verilog HDL對各模塊進行了RTL級描述,并使用Quartus II7.2進行了邏輯仿真,最后使用Altera公司的FPGA芯片來進行驗證。通過邏輯驗證和系統(tǒng)仿真,證明該scaler的設(shè)計達到了預(yù)期的目標。對于不同分辨率的圖像,均可以在顯示屏上得到穩(wěn)定的顯示。

    標簽: FPGA 圖像 法的研究

    上傳時間: 2013-05-30

    上傳用戶:xiaowei314

  • 數(shù)字電視地面廣播傳輸系統(tǒng)發(fā)端FPGA設(shè)計與實現(xiàn).rar

    本項目完成的是基于中國“數(shù)字電視地面廣播傳輸系統(tǒng)幀結(jié)構(gòu)、信道編碼和調(diào)制”國家標準的發(fā)射端系統(tǒng)FPGA設(shè)計與實現(xiàn)。在本設(shè)計中,系統(tǒng)采用了Stratix系列的EP1S80F1020C5 FPGA為基礎(chǔ)構(gòu)建的主硬件處理平臺。對于發(fā)射端系統(tǒng),數(shù)據(jù)處理部分的擾碼器(隨機化)、前向糾錯編碼(FEC)、符號星座映射、符號交織、系統(tǒng)信息復(fù)用、頻域交織、幀體數(shù)據(jù)處理(OFDM調(diào)制)、同步PN頭插入、以及信號成形4倍插值滾降濾波器(SRRC)等各模塊都是基于FPGA硬件設(shè)計實現(xiàn)的。其中關(guān)鍵技術(shù):TDS-OFDM技術(shù)及其和絕對時間同步的復(fù)幀結(jié)構(gòu)、信號幀的頭和幀體保護技術(shù)、低密度校驗糾錯碼(LDPC)等,體現(xiàn)了國標的自主創(chuàng)新特點,為數(shù)字電視領(lǐng)域首次采用。其硬件實現(xiàn),亦尚未有具體產(chǎn)品參考。 本文首先介紹了當今國內(nèi)外數(shù)字電視的發(fā)展現(xiàn)狀,中國數(shù)字電視地面廣播傳輸國家標準的頒布背景。并對國標系統(tǒng)技術(shù)原理框架,發(fā)端系統(tǒng)的整體結(jié)構(gòu)以及FPGA設(shè)計的相關(guān)知識進行了簡要介紹。在此基礎(chǔ)上,第三章重點、詳細地介紹了基于FPGA實現(xiàn)的發(fā)射端系統(tǒng)各主要功能模塊的具體結(jié)構(gòu)設(shè)計,論述了系統(tǒng)中各功能模塊的FPGA設(shè)計和實現(xiàn),包括設(shè)計方案、算法和結(jié)構(gòu)的選取、FPGA實現(xiàn)、仿真分析等。第四章介紹了對整個系統(tǒng)的級連調(diào)試過程中,對系統(tǒng)結(jié)構(gòu)進行的優(yōu)化調(diào)整,并對級連后的整個系統(tǒng)的性能進行了仿真、分析和驗證。作者在項目中完成的工作主要有: 1.閱讀相關(guān)資料,了解并分析國標系統(tǒng)的技術(shù)結(jié)構(gòu)和原理,分解其功能模塊。 2.制定了基于國標的發(fā)端系統(tǒng)FPGA實現(xiàn)的框架及各模塊的接口定義。 3.調(diào)整和改進了3780點IFFT OFDM調(diào)制模塊及滾降濾波器模塊的FPGA設(shè)計并驗證。 4.完成了擾碼器、前向糾錯編碼、符號星座映射、符號交織、系統(tǒng)信息復(fù)用、頻域交織、幀體數(shù)據(jù)處理、同步PN頭插入、以及信號成形4倍插值滾降濾波器等功能模塊的FPGA設(shè)計和驗證。 5.在系統(tǒng)級連調(diào)試中,利用各模塊數(shù)據(jù)結(jié)構(gòu)特點,優(yōu)化系統(tǒng)模塊結(jié)構(gòu)。 6.完成了整個發(fā)射端系統(tǒng)FPGA部分的調(diào)試、分析和驗證。

    標簽: FPGA 數(shù)字電視 地面廣播

    上傳時間: 2013-04-24

    上傳用戶:zzbbqq99n

  • USB20加密接口芯片的設(shè)計及其FPGA驗證.rar

    信息安全在當今的社會生產(chǎn)生活中已經(jīng)被廣為關(guān)注,對敏感信息進行加密是提高信息安全性的一種常見的和有效的手段。 常見的加密方法有軟件加密和硬件加密。軟件加密的方法因為加密速度低、安全性差以及安裝不便,在一些高端或主流的加密處理中都采用硬件加密手段對數(shù)據(jù)進行處理。硬件加密設(shè)備如加密狗和加密卡已經(jīng)廣泛地應(yīng)用于信息加密領(lǐng)域當中。 但是加密卡和加密狗因為采用的是多芯片結(jié)構(gòu),即采用獨立的USB通信芯片和獨立的加密芯片來分別實現(xiàn)數(shù)據(jù)的USB傳輸和加密功能,如果在USB芯片和加密芯片之間進行數(shù)據(jù)竊聽的話,很輕易地就可以獲得未加密的明文數(shù)據(jù)。作者提出了一種新的基于單芯片實現(xiàn)的USB加密接口芯片的構(gòu)想,采用一塊芯片實現(xiàn)數(shù)據(jù)的USB2.0通信和AES加密功能,命名為USB2.0加密接口芯片。 USB2.0加密接口芯片采用了USB2.0接口標準和AES加密算法。該加密芯片可以實現(xiàn)與主機的快速通信,具有快速的密碼處理能力,對外提供USB接口,支持基于USB密碼載體的自身安全初始化方式。 根據(jù)設(shè)計思想,課題研究并設(shè)計了USB2.0加密接口芯片的總體硬件架構(gòu),設(shè)計了USB模塊和AES加密模塊。為了解決USB通信模塊與AES加密模塊之間存在的數(shù)據(jù)處理單元匹配以及速度匹配問題,本文設(shè)計了AESUSB緩沖器,優(yōu)化了AES有限域加密算法。最后,利用VerilogHDL語言在FPGA芯片上實現(xiàn)了USB2.0加密接口芯片的功能,并在此基礎(chǔ)之上對加密芯片的通信和加密性能進行了測試和驗證。

    標簽: FPGA USB 20

    上傳時間: 2013-05-24

    上傳用戶:黃華強

  • LDPC編碼算法研究及其FPGA實現(xiàn).rar

    LDPC(Low Density Parity Check)碼是一類可以用非常稀疏的校驗矩陣或二分圖定義的線性分組糾錯碼,最初由Gallager發(fā)現(xiàn),故亦稱Gallager碼.它和著名Turbo碼相似,具有逼近香農(nóng)限的性能,幾乎適用于所有信道,因此成為近年來信道編碼界研究的熱點。 LDPC碼的奇偶校驗矩陣呈現(xiàn)稀疏性,其譯碼復(fù)雜度與碼長成線性關(guān)系,克服了分組碼在長碼長時所面臨的巨大譯碼計算復(fù)雜度問題,使長編碼分組的應(yīng)用成為可能。而且由于校驗矩陣的稀疏特性,在長的編碼分組時,相距很遠的信息比特參與統(tǒng)一校驗,這使得連續(xù)的突發(fā)差錯對譯碼的影響不大,編碼本身就具有抗突發(fā)差錯的特性。 本文首先介紹了LDPC碼的基本概念和基本原理,其次,具體介紹了LDPC碼的構(gòu)造和各種編碼算法及其生成矩陣的產(chǎn)生方法,特別是準循環(huán)LDPC碼的構(gòu)造以及RU算法、貪婪算法,并在此基礎(chǔ)上采用貪婪算法對RU算法進行了改進。 最后,選用Altera公司的Stratix系列FPGA器件EPls25F67217,實現(xiàn)了碼長為504的基于RU算法的LDPC編碼器。在設(shè)計過程中,為節(jié)省資源、提高速度,在向量存儲時采用稀疏矩陣技術(shù),在向量相加時采用通過奇校驗直接判定結(jié)果的方法,在向量乘法中,采用了前向迭代方法,避開了復(fù)雜的矩陣求逆運算。結(jié)果表明,該編碼器只占用約10%的邏輯單元,約5%的存儲單元,時鐘頻率達到120MHz,數(shù)據(jù)吞吐率達到33Mb/s,功能上也滿足編碼器的要求。

    標簽: LDPC FPGA 編碼

    上傳時間: 2013-06-09

    上傳用戶:66wji

  • MIMOOFDM關(guān)鍵技術(shù)研究與FPGA設(shè)計.rar

    寬帶無線通信的持續(xù)高速的需求增長刺激了新的通信技術(shù)的不斷產(chǎn)生,而這些技術(shù)的發(fā)展,很大程度上都來自于不同技術(shù)的互相補充與融合,這也成為新標準的源泉。正交頻分復(fù)用(OFDM)技術(shù)在提供高效的頻譜利用率以及良好的抗多徑性能的同時,通過多輸入輸出(MIMO)技術(shù)來進一步增加信道容量,在不增加信號帶寬的基礎(chǔ)上取得更高的傳輸速率和更好的傳輸質(zhì)量。因此MIMO-OFDM技術(shù)近年來在成為研究熱點的同時,已被認為是下一帶移動通信和網(wǎng)絡(luò)接入標準中的核心技術(shù)。 本文主要對MIMO-OFDM系統(tǒng)物理層的關(guān)鍵技術(shù)進行了研究,并主要對系統(tǒng)的同步和信道估計算法進行了深入的分析,并提出了一些改進。最后進行了MIMO-OFDM基帶系統(tǒng)基于FPGA的物理層設(shè)計,對其中一些關(guān)鍵模塊的設(shè)計,比如信道估計和空時譯碼模塊進行了詳細的討論。 第一章緒論部分首先結(jié)合寬帶無線通信技術(shù)發(fā)展的歷史就MIMO-OFDM技術(shù)產(chǎn)生發(fā)展的背景進行了分析,指出了MIMO-OFDM研究與發(fā)展方向,最后總結(jié)了本文的工作目標和基本要求。 第二章主要是推導(dǎo)分析了MIMO-OFDM系統(tǒng)的基本原理,先分別從OFDM技術(shù)和MIMO技術(shù)兩方面概括性的介紹了其理論以及技術(shù)特點,最后對MIMO與OFDM結(jié)合的關(guān)鍵技術(shù)進行了討論。 第三章是對MIMO-OFDM同步算法的研究,主要針對基于訓練序列的同步算法進行了深入討論,關(guān)注點是訓練序列的設(shè)計。針對原有的一些算法進行了總結(jié)與比較,并主要對基于頻域設(shè)計的訓練序列符號同步算法做出了改進。 第四章首先從基于導(dǎo)頻的信道估計算法推導(dǎo)開始,關(guān)注點放在MIMO-OFDM系統(tǒng)下的自適應(yīng)信道估計算法研究。文章將原有的一些OFDM自適應(yīng)信道估計算法擴展到MIMO領(lǐng)域,結(jié)合基于共軛梯度的自適應(yīng)算法并做出了一些改進。 第五章節(jié)是本文的硬件設(shè)計部分,文章基于一個2發(fā)2收MIMO-OFDM系統(tǒng)進行了基帶數(shù)字處理部分的FPGA設(shè)計工作,根據(jù)設(shè)計要求實現(xiàn)了發(fā)送端和接收端數(shù)據(jù)處理的基本功能,為完善的和更高性能的MIMO-OFDM系統(tǒng)實現(xiàn)奠定了基礎(chǔ)。

    標簽: MIMOOFDM FPGA 關(guān)鍵技術(shù)

    上傳時間: 2013-06-26

    上傳用戶:wl9454

  • Adaboost算法的VLSI設(shè)計研究和FPGA實現(xiàn).rar

    隨著計算機科學在人機交互領(lǐng)域的極大發(fā)展,作為人臉信息處理中的一項關(guān)鍵技術(shù),人臉檢測現(xiàn)在已經(jīng)成為模式識別,計算機視覺和人機交互領(lǐng)域不可缺少的一部分。但是,人臉檢測算法存在計算量大、速度慢等缺點。軟件實現(xiàn)方式無法達到實時處理要求,而現(xiàn)有的硬件實現(xiàn)需要占用大量硬件資源。 本文針對現(xiàn)有人臉檢測硬件實現(xiàn)的缺點,通過對Adaboost算法和現(xiàn)有硬件結(jié)構(gòu)的分析,提出了雙流水線硬件檢測架構(gòu):掃描窗口流水線、特征向量流水線。并在Vertex-II Pro FPGA平臺驗證成功,達到實時檢測的標準。具體工作和創(chuàng)新點包括如下幾點: 介紹了人臉檢測的原理以及人臉檢測經(jīng)典算法。其中,詳細介紹了Adaboost算法。 對現(xiàn)有的結(jié)構(gòu)進行詳細分析。指出現(xiàn)有各架構(gòu)的缺點,即資源占用多,檢測速度慢。針對這兩個問題,本文提出了一個適合嵌入式應(yīng)用的掃描窗口、特征向量雙流水線檢測硬件架構(gòu),詳細說明了該架構(gòu)的工作原理,并在該架構(gòu)基礎(chǔ)上,通過加入預(yù)測加載技術(shù),進一步提高檢測速度。隨后,采用存儲器訪問效率,架構(gòu)內(nèi)部存儲單元大小,檢測時間長短,運算單元數(shù)量四個標準,詳細比較了新架構(gòu)和現(xiàn)有架構(gòu)的差別,顯示出新架構(gòu)的優(yōu)勢。 基于提出的架構(gòu),給出了Adaboost人臉檢測系統(tǒng)的VLSI實現(xiàn)方案。本文中,采用自頂向下的設(shè)計方法將人臉檢測系統(tǒng)分成若干個子模塊,然后對每個子模塊進行詳細的設(shè)計和說明,給出了每個子模塊的硬件架構(gòu)、狀態(tài)轉(zhuǎn)換以及verilog實現(xiàn)后的仿真波形。 采用Xilinx公司的VII Pro FPGA開發(fā)板完成人臉檢測系統(tǒng)的硬件驗證。FPGA驗證結(jié)果表明對于QCIF分辨率的視頻圖像,人臉檢測系統(tǒng)能夠達到50fps的檢測速度,滿足實時檢測的要求。

    標簽: Adaboost VLSI FPGA

    上傳時間: 2013-06-15

    上傳用戶:1193169035

主站蜘蛛池模板: 紫金县| 通江县| 聂荣县| 彭水| 绩溪县| 凤翔县| 喀喇沁旗| 襄汾县| 鹤岗市| 乌兰县| 石楼县| 长宁区| 安新县| 鱼台县| 堆龙德庆县| 福州市| 碌曲县| 水富县| 建宁县| 磴口县| 沙雅县| 勐海县| 东兰县| 页游| 天水市| 湖南省| 阜新| 黑水县| 白河县| 增城市| 石楼县| 伊宁县| 饶河县| 绥化市| 隆昌县| 平陆县| 农安县| 红安县| 乌兰县| 平昌县| 德钦县|