亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

頻域算法

  • 基于FPGA的圖像處理算法的研究與硬件設計.rar

    隨著微電子技術的高速發展,實時圖像處理在多媒體、圖像通信等領域有著越來越廣泛的應用。FPGA就是硬件處理實時圖像數據的理想選擇,基于FPGA的圖像處理專用芯片的研究將成為信息產業的新熱點。 本文以FPGA為平臺,使用VHDL硬件描述語言設計并實現了中值濾波、順序濾波、數學形態學、卷積運算和高斯濾波等圖像處理算法。在設計過程中,通過改進算法和優化結構,在合理地利用硬件資源的條件下,有效地挖掘出算法內在的并行性,采用流水線結構優化算法,提高了頂層濾波模塊的處理速度。在中值濾波器的硬件設計中,本文提出了一種快速中值濾波算法,該算法大大節省了硬件資源,處理速度也很快。在數學形態學算法的硬件實現中,本文提出的最大值濾波和最小值濾波算法大大減少了硬件資源的占用率,適應了流水線設計的要求,提高了圖像處理速度。 整個設計及各個模塊都在Altera公司的開發環境QuartusⅡ以及第三方仿真軟件Modelsim上進行了邏輯綜合以及仿真。綜合和仿真的結果表明,使用FPGA硬件處理圖像數據不僅能夠獲得很好的處理效果,達到較高的工作頻率,處理速度也遠遠高于軟件法處理圖像,可滿足實時圖像處理的要求。 本課題為圖像處理專用FPGA芯片的設計做了有益的探索性嘗試,對今后完成以FPGA圖像處理芯片為核心的實時圖像處理系統的設計有著積極的意義。

    標簽: FPGA 圖像處理 法的研究

    上傳時間: 2013-06-08

    上傳用戶:shuiyuehen1987

  • 基于FPGA的通用加擾算法(CSA)的設計和實現.rar

    隨著數字視頻廣播的發展,觀眾將會面對越來越多綜合或專門頻道的選擇,欣賞到更高品質,更多服務的節目。而廣播業者則要為這些節目的版權購買,制作而承受更高的成本,單純的廣告收入已經不夠。要求對用戶收取一定的收視費用,而另一方面,調查也顯示用戶是愿意預付一定費用以獲得更好服務的。條件接受系統(Conditional Access system)就是為了商業目的而對某些廣播服務實施接入控制,決定一個數字接受設備能否將特定的廣播節目展現給最終用戶的系統。CA技術要求既能使用戶自由選擇收看節目又能保護廣播業者的利益,確算只有已支付了或即將支付費用的用戶才能收看到所選的電視節目。在數字電視領域中,CA系統無疑將成為發展新服務的必需條件。但是在不同的運營商可能會使用不同的CA系統,在不同的CA系統之間進行互操作所必需共同遵守的最基本條件是:通用的加擾算法。每個用戶接收設備中應集成相應的解擾模塊。在我國國家標準--數字電視條件接收系統GY/Z 175-2001的附錄H中有詳細的描述。 FPGA是英文Field Programmable Gate Array的縮寫,即現場可編程門陣列,它是在PAL、GAL、EPLD等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門電路數有限的缺點。可以說,FPGA芯片是小批量系統提高系統集成度、可靠性的最佳選擇之一。 首先本文簡要介紹CA系統的目的和組成,FPGA的結構和原理,優勢。然后介紹了利用FPGA來實現CA系統主要組成部分即加擾的原理和步驟,分析算法,劃分邏輯結構,軟件仿真,劃分硬件模塊,硬件性能分析,驗證平臺構建,硬件實現等。 然后對以上各個部分做詳細的闡述。同時為了指導FPGA設計,給出了FPGA的結構和原理與FPGA設計的基本原則、設計的基本技巧、設計的基本流程; 最后給出了該加擾系統的測試與驗證方法以及驗證和測試結果。

    標簽: FPGA CSA 算法

    上傳時間: 2013-06-22

    上傳用戶:chongchong2016

  • 一種基于SIFT描述子的特征匹配新算法

    為了克服傳統的局部特征匹配算法對噪聲和圖像灰度非線性變換敏感的不足,提出了基于SIFT(Scale Invariant Feature Transform)描述算子的特征匹配算法。該算法首先

    標簽: SIFT 特征匹配 新算法

    上傳時間: 2013-04-24

    上傳用戶:hphh

  • 高噪聲率下極值型中值濾波算法的改進

    極值型中值濾波算法在高噪聲率下的濾波效果不是很好,主要原因有以下兩個:首先,濾波窗口中過多的噪聲點會使窗口中的點在排序時產生中值偏移;其次是高噪聲率環境下,可能序列中值本身就是是噪聲點。對此,本文提出

    標簽: 高噪聲率 中值濾波 法的改進

    上傳時間: 2013-06-26

    上傳用戶:小小小熊

  • RS編譯碼器的設計與FPGA實現

    Reed-Solomon碼(簡稱RS碼)是一種具有很強糾正突發和隨機錯誤能力的信道編碼方式,在深空通信、移動通信、磁盤陣列以及數字視頻廣播(DVB)等系統中具有廣泛的應用。 本文簡要介紹了有限域基本運算的算法和常用的RS編碼算法,分析了改進后的Euclid算法和改進后的BM算法,針對改進后的BM算法提出了一種流水線結構的譯碼器實現方案并改進了該算法的實現結構,在譯碼器復雜度和譯碼延時上作了折衷,降低了譯碼器的復雜度并提高了譯碼器的最高工作頻率。在Xilinx公司的Virtex-Ⅱ系列FPGA上設計實現了RS(255,239)編譯碼器,證明了該方案的可行性。

    標簽: FPGA RS編譯碼

    上傳時間: 2013-06-11

    上傳用戶:奇奇奔奔

  • 基于FPGA/CPLD實現的FFT算法與仿真分析

    可編程邏輯器件FPGA(現場可編程門陣列)和CPLD(復雜可編程邏輯器件)越來越多的應用于數字信號處理領域,與傳統的ASIC(專用集成電路)和DSP(數字信號處理器)相比,基于FPGA和CPLD實現的數字信號處理系統具有更高的實時性和可嵌入性,能夠方便地實現系統的集成與功能擴展。 FFT的硬件結構主要包括蝶形處理器、存儲單元、地址生成單元與控制單元。本文提出的算法在蝶形處理器內引入流水線結構,提高了FFT的運算速度。同時,流水線寄存器能夠寄存蝶形運算中的公共項,這樣在設計蝶形處理器時只用到了一個乘法器和兩個加法器,降低了硬件電路的復雜度。 為了進一步提高FFT的運算速度,本文在深入研究各種乘法器算法的基礎上,為蝶形處理器設計了一個并行乘法器。在實現該乘法器時,本文采用改進的布斯算法,用以減少部分積的個數。同時,使用華萊士樹結構和4-2壓縮器對部分積并行相加。 本文以32點復數FFT為例進行設計與邏輯綜合。通過設計相應的存儲單元,地址生成單元和控制單元完成FFT電路。電路的仿真結果與軟件計算結果相符,證明了本文所提出的算法的正確性。 另外,本文還對設計結果提出了進一步的改進方案,在乘法器內加入一級流水線寄存器,使FFT的速度能夠提高到當前速度的兩倍,這在實時性要求較高的場合具有極高的實用價值。

    標簽: FPGA CPLD FFT 算法

    上傳時間: 2013-07-18

    上傳用戶:wpt

  • RS(255,223)譯碼器的FPGA實現及其性能測試

      本課題首先研究了常規的RS譯碼器的算法,確定在關鍵方程的計算中采用一種新改進的BM算法,然后提出了基于復數基的有限域快速并行乘法器和利用冪指數相減進行除法計算的有限域除法器,通過這些優化方法提高了RS譯碼器的速度,減少了譯碼延時和硬件資源使用,最后利用VHDL硬件描述語言在FPGA上實現了流水線處理的RS(255,223)譯碼器。   本課題實現的RS(255,223)硬件譯碼器的性能在國內具有領先水平,對我國以后航天項目高速數據傳輸系統的設計有著很大的意義。 

    標簽: FPGA 255 223 譯碼器

    上傳時間: 2013-06-29

    上傳用戶:gokk

  • 基于FPGA的高速高階FIR濾波器設計

      隨著雷達、圖像、通信等領域對信號高速處理的要求,研究人員正尋求高速的數字信號處理算法,以滿足這種高速地處理數據的需要。常用的高速實時數字信號處理的器件有ASIC、可編程的數字信號處理芯片、FPGA,等等。  本文研究了時域FPGA上實現高速高階FIR數字濾波器結構,并實現了高壓縮比的LFM脈沖信號的匹配濾波。文章根據FIR數字濾波器理論,分析比較實現了FIR濾波器的方法;使用并行分布式算法,在Xilinx的VirtexⅡFPGA系列芯片上設計了高速高階FIR濾波器。并詳細進行了分析;設計出了一個256階的線性調頻脈沖壓縮信號的匹配濾波器設計實例,并用ModelSim軟件進行了仿真。

    標簽: FPGA FIR 濾波器設計

    上傳時間: 2013-07-18

    上傳用戶:yt1993410

  • JPEG2000二維離散小波變換快速算法研究和FPGA實現

    相對于JPEG中二維離散余弦變換(2DDCT)來說,在JPEG2000標準中,二維離散小波變換(2DDWT)是其圖像壓縮系統的核心變換。在很多需要進行實時處理圖像的系統中,如數碼相機、遙感遙測、衛星通信、多媒體通信、便攜式攝像機、移動通信等系統,需要用芯片實現圖像的編解碼壓縮過程。雖然有許多研究工作者對圖像處理的小波變換進行了研究,但大都只偏重算法研究,對算法硬件實現時的復雜性考慮較少,對圖像處理的小波變換硬件實現的研究也較少。  本文針對圖像處理的小波變換算法及其硬件實現進行了研究。對文獻[13]提出的“內嵌延拓提升小波變換”(Combiningthedata-extensionprocedureintothelifting-basedDWTcore)快速算法進行仔細分析,提出一種基于提升方式的5/3小波變換適合硬件實現的算法,在MATLAB中仿真驗證了該算法,證明其是正確的。并設計了該算法的硬件結構,在MATLAT的Simulink中進行仿真,對該結構進行VHDL語言的寄存器傳輸級(RTL)描述與仿真,成功綜合到Altera公司的FPGA器件中進行驗證通過。本算法與傳統的小波變換的邊界處理方法比較:由于將其邊界延拓過程內嵌于小波變換模塊中,使該硬件結構無需額外的邊界延拓過程,減少小波變換過程中對內存的讀寫量,從而達到減少內存使用量,降低功耗,提高硬件利用率和運算速度的特點。本算法與文獻[13]提出的算法相比較:無需增加額外的硬件計算模塊,又具有在硬件實現時不改變原來的提升小波算法的規則性結構的特點。這種小波變換硬件芯片的實現不僅適用于JPEG2000的5/3無損小波變換,當然也可用于其它各種實時圖像壓縮處理硬件系統。

    標簽: JPEG 2000 FPGA 二維

    上傳時間: 2013-06-13

    上傳用戶:jhksyghr

  • 圖像縮放算法的研究及其在FPGA上的實現

    作者研究了當前流行的縮放算法,對圖像紋理相關性大小和邊緣方向的判斷上提出了一種新的方法,并在此基礎上發展了一套適用于數字視頻芯片的圖像縮放算法。仿真結果表明此算法由優于目前流行的圖像縮放算法。 介紹了FPGA的開發工作大致可以分為設計和驗證兩大部分,在具體開發流程上可以根據要求靈活控制。縮放芯片的開發可以分為:芯片結構設計、時鐘系統設計、存儲器讀寫控制、IP核復用設計、計算精度控制等方面的電路設計。在設計完成各級子模塊以后拼接各子模快完成整個縮放模塊的設計。通過測試發現設計中存在的缺陷,修改再測試,最終完成整個模塊的設計。  

    標簽: FPGA 圖像 法的研究

    上傳時間: 2013-05-31

    上傳用戶:tdyoung

主站蜘蛛池模板: 呼伦贝尔市| 凤翔县| 铜梁县| 太和县| 玛曲县| 南华县| 高雄市| 绥德县| 松江区| 诸暨市| 微博| 大姚县| 贺州市| 临邑县| 海淀区| 榆树市| 周至县| 和田市| 靖安县| 忻州市| 兴隆县| 葵青区| 定州市| 南康市| 天峻县| 邓州市| 淳化县| 资溪县| 宝清县| 丘北县| 井研县| 中方县| 永胜县| 四子王旗| 南投市| 龙江县| 合山市| 宣汉县| 专栏| 辉县市| 桃源县|