目錄 目錄 1 快捷鍵 2 常用元件及封裝 7 創建自己的集成庫 12 板層介紹 14 過孔 15 生成BOM清單 16 頂層原理圖: 16 生成PCB 17 包地 18 電路板設計規則 18 PCB設計注意事項 20 畫板心得 22 DRC 規則英文對照 22 一、Error Reporting 中英文對照 22 A ： Violations Associated with Buses 有關總線電氣錯誤的各類型（共 12 項） 22 B ：Violations Associated Components 有關元件符號電氣錯誤（共 20 項） 22 C ： violations associated with document 相關的文檔電氣錯誤（共 10 項） 23 D ： violations associated with nets 有關網絡電氣錯誤（共 19 項） 23 E ： Violations associated with others 有關原理圖的各種類型的錯誤 (3 項 ) 24 二、 Comparator 規則比較 24 A ： Differences associated with components 原理圖和 PCB 上有關的不同 ( 共 16 項 ) 24 B ： Differences associated with nets 原理圖和 PCB 上有關網絡不同（共 6 項） 25 C ： Differences associated with parameters 原理圖和 PCB 上有關的參數不同（共 3 項） 25 Violations Associated withBuses欄 —總線電氣錯誤類型 25 Violations Associated with Components欄 ——元件電氣錯誤類型 26 Violations Associated with documents欄 —文檔電氣連接錯誤類型 27 Violations Associated with Nets欄 ——網絡電氣連接錯誤類型 27 Violations Associated with Parameters欄 ——參數錯誤類型 28
上傳時間： 2014-03-26
上傳用戶：kytqcool
產品設計越來越趨向小型化，功能多樣化，并對 SI，EMC 設計要求更為苛刻（如產品需認證SISPR16 CALSS B），根據單板的電源、地的種類、信號密度、板級工作頻率、有特殊布線要求的信號數量，適當增加地平面是PCB 的EMC 設計的殺手锏之一。單面板，雙面板已不能夠滿足復雜PCB 的設計要求，本文以四層板舉例，講述四層板的設置和相關的一些設計技巧，文中的有些觀點，建議因為水平有限，錯誤之處在所難免，還望大家不斷批評、指正。
上傳時間： 2013-10-17
上傳用戶：龍飛艇
為了滿足寬頻段、細步進頻率綜合器的工程需求，對基于多環鎖相的頻率合成器進行了分析和研究。在對比傳統單環鎖相技術基礎上，介紹了采用DDS+PLL多環技術實現寬帶細步進頻綜，輸出頻段10~13 GHz，頻率步進10 kHz，相位噪聲達到-92 dBc/Hz@1 kHz，雜散抑制達到-68 dBc，滿足實際工程應用需求。
上傳時間： 2013-10-12
上傳用戶：Late_Li
為得到性能優良、符合實際工程的鎖相環頻率合成器，提出了一種以ADI的仿真工具ADIsimPLL為基礎，運用ADS（Advanced Design System 2009）軟件的快速設計方法。采用此方法設計了頻率輸出為930~960 MHz的頻率合成器。結果表明該頻率合成器的鎖定時間、相位噪聲以及相位裕度等指標均達到了設計目標。
上傳時間： 2013-12-16
上傳用戶：萍水相逢
電路連接 由于數碼管品種多樣，還有共陰共陽的，下面我們使用一個數碼管段碼生成器（在文章結尾） 去解決不同數碼管的問題： 本例作者利用手頭現有的一位不知品牌的共陽數碼管：型號D5611 A/B，在Eagle 找了一個 類似的型號SA56-11，引腳功能一樣可以直接代換。所以下面電路圖使用SA56-11 做引腳說明。 注意： 1. 將數碼管的a~g 段，分別接到Arduino 的D0~D6 上面。如果你手上的數碼管未知的話，可以通過通電測量它哪個引腳對應哪個字段，然后找出a~g 即可。 2. 分清共陰還是共陽。共陰的話，接220Ω電阻到電源負極；共陽的話，接220Ω電阻到電源+5v。 3. 220Ω電阻視數碼管實際工作亮度與手頭現有原件而定，不一定需要準確。 4. 按下按鈕即停。 源代碼 由于我是按照段碼生成器默認接法接的，所以不用修改段碼生成器了，直接在段碼生成器選擇共陽極，再按“自動”生成數組就搞定。 下面是源代碼，由于偷懶不用寫循環，使用了部分AVR 語句。 PORTD 這個是AVR 的端口輸出控制語句，8 位對應D7~D0，PORTD=00001001 就是D3 和D0 是高電平。 PORTD = a;就是找出相應的段碼輸出到D7~D0。 DDRD 這個是AVR 語句中控制引腳作為輸出/輸入的語句。DDRD = 0xFF;就是D0~D7 全部 作為輸出腳了。 ARDUINO CODECOPY /* Arduino 單數碼管骰子 Ansifa 2011-12-28 */ //定義段碼表，表中十個元素由LED 段碼生成器生成，選擇了共陽極。 inta[10] = {0xC0, 0xF9, 0xA4, 0xB0, 0x99, 0x92, 0x82, 0xF8, 0x80, 0x90}; voidsetup() { DDRD = 0xFF; //AVR 定義PortD 的低七位全部用作輸出使用。即0xFF=B11111111對 應D7~D0 pinMode(12, INPUT); //D12用來做骰子暫停的開關 } voidloop() { for(int i = 0; i < 10; i++) { //將段碼輸出PortD 的低7位，即Arduino 的引腳D0~D6，這樣需要取出PORTD 最高位，即 D7的狀態，與段碼相加，之后再輸出。 PORTD = a[i]; delay(50); //延時50ms while(digitalRead(12)) {} //如果D12引腳高電平，則在此死循環,暫停LED 跑 動 } }
上傳時間： 2013-10-15
上傳用戶：baitouyu
? 計算方法： 1) A值（相位）的計算：根據設置的相位值D（單位為度，0度-360度可設置），由公式A=D/360，得出A值，按四舍五入的方法得出相位A的最終值； 2) B偏移量值的計算：按B=512*(1/2VPP-VDC+20)/5； 3) C峰峰值的計算：按C=VPP/20V*4095；
上傳時間： 2013-11-18
上傳用戶：xdqm
目前，被廣泛使用的經典邊緣檢測算子有Sobel算子，Prewitt算子，Roberts算子，Log算子，Canny算子等等。這些算子的核心思想是圖像的邊緣點是相對應于圖像灰度值梯度的局部極大值點。然而，當圖像中含有噪聲時這些算子對噪聲都比較敏感，使得將噪聲作為邊緣點。由于噪聲的干擾，不能檢測出真正的邊緣。一個擁有良好屬性的的邊緣檢測算法是每個研究者的追求。利用小波交換的特點，設計了三次B樣條平滑濾波算子。通過利用這個算子，對利用小波變換來檢測圖像的邊緣進行了一定的研究和理解。
上傳時間： 2013-10-13
上傳用戶：kqc13037348641
在非相參雷達測試系統中，頻率合成技術是其中的關鍵技術.針對雷達測試系統的要求，介紹了一種用DDS激勵PLL的X波段頻率合成器的設計方案。文中給出了主要的硬件選擇及具體電路設計，通過對該頻率合成器的相位噪聲和捕獲時間的分析，及對樣機性能的測試，結果表明該X波段頻率合成器帶寬為800 MHz、輸出相位噪聲優于-80 dBc/Hz@10 kHz、頻率分辨率達0.1 MHz， 可滿足雷達測試系統系統的要求。測試表明，該頻率合成器能產生低相噪、高分辨率、高穩定度的X波段信號，具有較好的工程應用價值。
上傳時間： 2013-10-21
上傳用戶：pkkkkp
為了克服傳統功率MOS 導通電阻與擊穿電壓之間的矛盾,提出了一種新的理想器件結構,稱為超級結器件或Cool2MOS ,CoolMOS 由一系列的P 型和N 型半導體薄層交替排列組成。在截止態時,由于p 型和n 型層中的耗盡區電場產生相互補償效應,使p 型和n 型層的摻雜濃度可以做的很高而不會引起器件擊穿電壓的下降。導通時,這種高濃度的摻雜使器件的導通電阻明顯降低。由于CoolMOS 的這種獨特器件結構,使它的電性能優于傳統功率MOS。本文對CoolMOS 導通電阻與擊穿電壓關系的理論計算表明,對CoolMOS 橫向器件: Ron ·A = C ·V 2B ,對縱向器件: Ron ·A = C ·V B ,與縱向DMOS 導通電阻與擊穿電壓之間Ron ·A = C ·V 2. 5B 的關系相比,CoolMOS 的導通電阻降低了約兩個數量級。
上傳時間： 2013-10-21
上傳用戶：1427796291
利用鎖相環(PLL)和YTO相結合,設計出一種頻率合成器。實現了3～7 GHz的頻率覆蓋和低于0.2 Hz的頻率分辨率。全頻段相噪均在-108 dBc/Hz@10 kHz以下,具有較高的實用價值。
上傳時間： 2013-10-31
上傳用戶：258彼岸
