亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

飛行控制器

  • 自動檢測80C51串行通訊中的波特率

    自動檢測80C51串行通訊中的波特率:本文介紹一種在80C51 串行通訊應(yīng)用中自動檢測波特率的方法。按照經(jīng)驗,程序起動后所接收到的第1 個字符用于測量波特率。這種方法可以不用設(shè)定難于記憶的開關(guān),還可以

    標(biāo)簽: 80C51 自動檢測 串行通訊 波特率

    上傳時間: 2013-04-24

    上傳用戶:dyctj

  • Hy3100高效DC/DC升壓控制器

    Hy3100高效DC/DC升壓控制器特點• 低電壓工作:可保證以0.9 V (IOUT = 1 mA)啟動• 占空系數(shù)

    標(biāo)簽: 3100 DC Hy 升壓控制器

    上傳時間: 2013-04-24

    上傳用戶:hsj3927

  • XN1043開關(guān)電源控制器集成電路

    XN1043是一款高集成度、高性能的電流模式PWM控制器芯片。適用于電源適配器等中小功率的開關(guān)電源設(shè)備。

    標(biāo)簽: 1043 XN 開關(guān)電源控制器 集成電路

    上傳時間: 2013-07-22

    上傳用戶:獨孤求源

  • 基于FPGA的模糊控制器的設(shè)計與實現(xiàn)

    模糊控制是智能控制的重要組成部分,它能對那些不能建立精確數(shù)學(xué)模型的場合進行有效的控制;近年來,F(xiàn)PGA及EDA技術(shù)發(fā)展迅速。本論文就是要結(jié)合這兩種先進技術(shù),在一塊FPGA芯片上實現(xiàn)一個雙輸入單輸出的模糊控制器,并嘗試將ADC和DAC集成在該芯片中,以簡化系統(tǒng)設(shè)計。 首先闡述了模糊控制的理論基礎(chǔ),重點介紹了雙輸入單輸出的模糊控制算法;然后在簡單介紹FPGA結(jié)構(gòu)和VHDL語言的基礎(chǔ)上,采用自項向下的設(shè)計方法,應(yīng)用主流EDA工具進行模糊控制各模塊的設(shè)計,并對每個模塊進行仿真;最后將各模塊組成一完整的模糊控制器,在EDA工具上進行仿真驗證和編程下載,并用一個溫度控制實驗驗證了控制器的功能,證明該控制器滿足一般控制應(yīng)用的要求。 本論文是以VHDL和FPGA為代表的現(xiàn)代數(shù)字系統(tǒng)設(shè)計技術(shù)在智能控制領(lǐng)域應(yīng)用的一個嘗試,拓寬了模糊控制器的實現(xiàn)形式,相比于傳統(tǒng)的以單片機為載體的模糊控制器,在系統(tǒng)的簡單性、實時性和經(jīng)濟性方面都有顯著的增強,是一種值得采用的方法。 由于在算法的處理上采取了一定的簡化,所以損失了一定的精度。今后可以在算法上進行完善,設(shè)計出高精度的模糊控制器。

    標(biāo)簽: FPGA 模糊控制器

    上傳時間: 2013-06-07

    上傳用戶:haoxiyizhong

  • 基于運動補償?shù)娜ジ粜邢到y(tǒng)的研究與FPGA設(shè)計

    本文采用基于運動補償?shù)乃惴?對去隔行系統(tǒng)及其FPGA設(shè)計作了深入的研究.該系統(tǒng)包括三個關(guān)鍵模塊運動估計模塊是去隔行系統(tǒng)的設(shè)計重點,設(shè)計為雙向運動估計,采用菱形快速搜索算法,主要分為計算和控制兩大部分.計算部分為SAD計算模塊,采用累加樹和流水線技術(shù);控制部分根據(jù)菱形搜索算法的第三步搜索的特點,對比較模塊、SAD暫存器等模塊做了具體的設(shè)計.對于運動補償模塊采用雙向補償?shù)乃惴?補償精度為半像素.根據(jù)半像素點的位置將運動補償計算分為四個狀態(tài),并通過對四個狀態(tài)計算特點的分析設(shè)計了加法器的結(jié)構(gòu)復(fù)用.同時基于視頻數(shù)據(jù)處理的需要,設(shè)計了四個具有雙體存儲結(jié)構(gòu)的內(nèi)部緩存器,由FPGA內(nèi)部的嵌入式陣列塊實現(xiàn).根據(jù)運動估計模塊和運動補償模塊的計算特點,分別對緩存器的結(jié)構(gòu)、讀寫時序和列序號控制進行設(shè)計,有效提高了數(shù)據(jù)的存取效率.本文對于這三個去隔行系統(tǒng)的關(guān)鍵模塊都給出了RTL級設(shè)計和模塊的功能仿真,并在最后一章中給出了去隔行系統(tǒng)的FPGA設(shè)計.

    標(biāo)簽: FPGA 補償 去隔行

    上傳時間: 2013-06-11

    上傳用戶:han_zh

  • 采用FPGA實現(xiàn)基于ATCA架構(gòu)的2.5Gbps串行背板接口

    當(dāng)前,在系統(tǒng)級互連設(shè)計中高速串行I/O技術(shù)迅速取代傳統(tǒng)的并行I/O技術(shù)正成為業(yè)界趨勢。人們已經(jīng)意識到串行I/O“潮流”是不可避免的,因為在高于1Gbps的速度下,并行I/O方案已經(jīng)達到了物理極限,不能再提供可靠和經(jīng)濟的信號同步方法。基于串行I/O的設(shè)計帶來許多傳統(tǒng)并行方法所無法提供的優(yōu)點,包括:更少的器件引腳、更低的電路板空間要求、減少印刷電路板(PCB)層數(shù)、PCB布局布線更容易、接頭更小、EMI更少,而且抵抗噪聲的能力也更好。高速串行I/O技術(shù)正被越來越廣泛地應(yīng)用于各種系統(tǒng)設(shè)計中,包括PC、消費電子、海量存儲、服務(wù)器、通信網(wǎng)絡(luò)、工業(yè)計算和控制、測試設(shè)備等。迄今業(yè)界已經(jīng)發(fā)展出了多種串行系統(tǒng)接口標(biāo)準(zhǔn),如PCI Express、串行RapidIO、InfiniBand、千兆以太網(wǎng)、10G以太網(wǎng)XAUI、串行ATA等等。 Aurora協(xié)議是為私有上層協(xié)議或標(biāo)準(zhǔn)上層協(xié)議提供透明接口的串行互連協(xié)議,它允許任何數(shù)據(jù)分組通過Aurora協(xié)議封裝并在芯片間、電路板間甚至機箱間傳輸。Aurora鏈路層協(xié)議在物理層采用千兆位串行技術(shù),每物理通道的傳輸波特率可從622Mbps擴展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數(shù)據(jù)傳輸速率。Aurora可優(yōu)化支持范圍廣泛的應(yīng)用,如太位級路由器和交換機、遠程接入交換機、HDTV廣播系統(tǒng)、分布式服務(wù)器和存儲子系統(tǒng)等需要極高數(shù)據(jù)傳輸速率的應(yīng)用。 傳統(tǒng)的標(biāo)準(zhǔn)背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統(tǒng)的并行總線背板。現(xiàn)在,高速串行背板速率普遍從622Mbps到3.125Gbps,甚至超過10Gbps。AdvancedTCA(先進電信計算架構(gòu))正是在這種背景下作為新一代的標(biāo)準(zhǔn)背板平臺被提出并得到快速的發(fā)展。它由PCI工業(yè)計算機制造商協(xié)會(PICMG)開發(fā),其主要目的是定義一種開放的通信和計算架構(gòu),使它們能被方便而迅速地集成,滿足高性能系統(tǒng)業(yè)務(wù)的要求。ATCA作為標(biāo)準(zhǔn)串行總線結(jié)構(gòu),支持高速互聯(lián)、不同背板拓撲、高信號密度、標(biāo)準(zhǔn)機械與電氣特性、足夠步線長度等特性,滿足當(dāng)前和未來高系統(tǒng)帶寬的要求。 采用FPGA設(shè)計高速串行接口將為設(shè)計帶來巨大的靈活性和可擴展能力。Xilinx Virtex-IIPro系列FPGA芯片內(nèi)置了最多24個RocketIO收發(fā)器,提供從622Mbps到3.125Gbps的數(shù)據(jù)速率并支持所有新興的高速串行I/O接口標(biāo)準(zhǔn)。結(jié)合其強大的邏輯處理能力、豐富的IP核心支持和內(nèi)置PowerPC處理器,為企業(yè)從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設(shè)計傳輸速率為2.5Gbps的高速串行背板接口,該背板接口完全符合PICMG3.0規(guī)范。本文對串行高速通道技術(shù)的發(fā)展背景、現(xiàn)狀及應(yīng)用進行了簡要的介紹和分析,詳細分析了所涉及到的主要技術(shù)包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預(yù)加重等。同時對AdvancedTCA規(guī)范以及Aurora鏈路層協(xié)議進行了分析, 并在此基礎(chǔ)上給出了FPGA的設(shè)計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設(shè)計工具,可在標(biāo)準(zhǔn)ATCA機框內(nèi)完成單通道速率為2.5Gbps的全網(wǎng)格互聯(lián)。

    標(biāo)簽: FPGA ATCA Gbps 2.5

    上傳時間: 2013-05-29

    上傳用戶:frank1234

  • 基于DSP和FPGA的四關(guān)節(jié)實驗室機器人控制器的研制

    在機器人學(xué)的研究領(lǐng)域中,如何有效地提高機器人控制系統(tǒng)的控制性能始終是研究學(xué)者十分關(guān)注的一個重要內(nèi)容。在分析了工業(yè)機器人的發(fā)展歷程和機器人控制系統(tǒng)的研究現(xiàn)狀后,本論文的主要目標(biāo)是針對四關(guān)節(jié)實驗室機器人特有的機械結(jié)構(gòu)和數(shù)學(xué)模型,建立一個新型全數(shù)字的基于DSP和FPGA的機器人位置伺服控制系統(tǒng)的軟、硬件平臺,實現(xiàn)對四關(guān)節(jié)實驗室機器人的精確控制。 本論文從實際情況出發(fā),首先分析了所研究的四關(guān)節(jié)實驗室機器人的本體結(jié)構(gòu),并對其抽象簡化得到了它的運動學(xué)數(shù)學(xué)模型。在明確了實現(xiàn)機器人精確位置伺服控制的控制原理后,我們對機器人控制系統(tǒng)的諸多可行性方案進行了充分論證,并最終決定采用了三級CPU控制的控制體系結(jié)構(gòu):第一級CPU為上位計算機,它實現(xiàn)對機器人的系統(tǒng)管理、協(xié)調(diào)控制以及完成機器人實時軌跡規(guī)劃等控制算法的運算;第二級CPU為高性能的DSP處理器,它輔之以具有高速并行處理能力的FPGA芯片,實現(xiàn)了對機器人多個關(guān)節(jié)的高速并行驅(qū)動;第三級CPU為交流伺服驅(qū)動處理器,它實現(xiàn)了機器人關(guān)節(jié)伺服電機的精確三閉環(huán)誤差驅(qū)動控制,以及電機的故障診斷和自動保護等功能。此外,我們采用比普通UART速度快得多的USB來實現(xiàn)上位計算機.與下位控制器之間的數(shù)據(jù)通信,這樣既保證了兩者之間連接方便,又有效的提高了控制系統(tǒng)的通信速度和可靠性。 機器人系統(tǒng)的軟件設(shè)計包括兩個部分:一是采用VC++實現(xiàn)的上位監(jiān)控軟件系統(tǒng),它主要負責(zé)機器人實時軌跡規(guī)劃等控制算法的運算,同時完成用戶與機器人系統(tǒng)之間的信息交互;二是采用C語言實現(xiàn)的下位DSP控制程序,它主要負責(zé)接收上位監(jiān)控系統(tǒng)或者下位控制箱發(fā)送的控制信號,實現(xiàn)對機器人的實時驅(qū)動,同時還能夠?qū)崟r的向上位監(jiān)控系統(tǒng)或者下位控制箱反饋機器人的當(dāng)前狀態(tài)信息。 研究開發(fā)出來的四關(guān)節(jié)實驗室機器人控制器具有控制實時性好、定位精度高、運行穩(wěn)定可靠的特點,它允許用戶通過上位控制計算機實現(xiàn)對機器人的各種設(shè)定作業(yè)的控制,也可以讓用戶通過機器人控制箱現(xiàn)場對機器人進行回零、示教等各項操作。

    標(biāo)簽: FPGA DSP 實驗室 機器人控制器

    上傳時間: 2013-06-11

    上傳用戶:edisonfather

  • 基于FPGA的數(shù)字化通用PWM控制器設(shè)計

    如今電力電子電路的控制旨在實現(xiàn)高頻開關(guān)的計算機控制,并向著更高頻率、更低損耗和全數(shù)字化的方向發(fā)展。現(xiàn)場可編程門陣列器件(FieldProgrammableGateArrays)是近年來嶄露頭角的一類新型集成電路,它具有簡潔、經(jīng)濟、高速度、低功耗等優(yōu)勢,又具有全集成化、適用性強,便于開發(fā)和維護(升級)等顯著優(yōu)點。與單片機和DSP相比,F(xiàn)PGA的頻率更高、速度更快,這些特點順應(yīng)了電力電子電路的日趨高頻化和復(fù)雜化發(fā)展的需要。因此,在越來越多的領(lǐng)域中FPGA得到了日益廣泛的發(fā)展和應(yīng)用。  本文提出了一種采用現(xiàn)場可編程門陣列(FPGA)器件實現(xiàn)數(shù)字化通用PWM控制器的方案。該控制器能產(chǎn)生多路PWM脈沖,具有開關(guān)頻率可調(diào)、各路脈沖間的相位可調(diào)、接口簡單、響應(yīng)速度快、易修改、可現(xiàn)場編程等特點,可應(yīng)用于PWM的全數(shù)字化控制。文中對方案的實現(xiàn)進行了比較詳細的論述,包括A/D采樣控制、PI算法的實現(xiàn)、PWM波形的產(chǎn)生、各模塊的工作原理等。  本文還提出一種新型ZCT-PWMBoost變換器,詳細的分析了該變換器的工作過程,并采用基于FPGA的數(shù)字化通用PWM控制器對這種軟開關(guān)Boost變換器進行控制,給出了比較完滿的實驗結(jié)果。實驗結(jié)果驗證了該控制器以及該ZCTBoost變換器的可行性和有效性,

    標(biāo)簽: FPGA PWM 數(shù)字化 制器設(shè)計

    上傳時間: 2013-06-22

    上傳用戶:yph853211

  • 基于ARM Cortex的嵌入式以太網(wǎng)通信的實現(xiàn)

    近年來,隨著以太網(wǎng)技術(shù)的發(fā)展和普及,以TCP/IP協(xié)議為代表的開放式互聯(lián)網(wǎng)技術(shù)在各個領(lǐng)域都得到了廣泛的應(yīng)用,但是大量的設(shè)備都有SPI串行接口,這些設(shè)備的串行數(shù)據(jù)需要通過網(wǎng)絡(luò)進行傳輸,因此必須要尋求一種解決方案,用來解決這些傳統(tǒng)設(shè)備與現(xiàn)今的網(wǎng)絡(luò)設(shè)備之間的互聯(lián)問題。本文針對這種情況設(shè)計了一種基于ARM處理器的嵌入式以太網(wǎng)接口系統(tǒng)。 本文分別對SPI串行通信和基于TCP/IP協(xié)議的以太網(wǎng)進行研究和分析,在此基礎(chǔ)上設(shè)計一個嵌入式系統(tǒng)—基子ARM處理器的串行通信與以太網(wǎng)的協(xié)議轉(zhuǎn)換系統(tǒng),來實現(xiàn)SPI串行口與網(wǎng)口的數(shù)據(jù)傳輸。 首先分析了當(dāng)前串行通信的應(yīng)用現(xiàn)狀和以太網(wǎng)技術(shù)的發(fā)展動態(tài),指出SPI串口設(shè)備網(wǎng)絡(luò)化的趨勢,然后詳細介紹了嵌入式處理器LM3S8962的特點和內(nèi)部結(jié)構(gòu)接著闡述了嵌入式TCP/IP協(xié)議棧的總體設(shè)計以及每層協(xié)議的編寫過程。在硬件設(shè)計方面,對本文所設(shè)計的系統(tǒng)—基于ARM處理器的串行通信與以太網(wǎng)的協(xié)議轉(zhuǎn)換系統(tǒng)進行了總體設(shè)計,將系統(tǒng)分為三個主要模塊:處理器模塊、SPI通信模塊和以太網(wǎng)接口模塊。同時在軟件設(shè)計方面對啟動代碼流程、驅(qū)動程序設(shè)計與實現(xiàn)、軟件包的配置進行了說明。對設(shè)計的主程序的流程圖以及各個任務(wù)參數(shù)設(shè)置加以分析。最后對系統(tǒng)進行了測試表明通信是成功的。 總之,本文完成了嵌入式網(wǎng)絡(luò)控制器的硬件平臺架構(gòu)設(shè)計、嵌入式操作系統(tǒng)的移植,為今后嵌入式網(wǎng)絡(luò)控制器的后繼開發(fā)提供了一個嵌入式平臺,研究成果對于嵌入式遠程監(jiān)控系統(tǒng)在遠程控制領(lǐng)域的應(yīng)用具有一定的參考價值。

    標(biāo)簽: Cortex ARM 嵌入式 以太網(wǎng)通信

    上傳時間: 2013-04-24

    上傳用戶:jiiszha

  • SD卡控制器原理圖

    目前在用在 LED護欄管最普遍的控制器,只要你做好網(wǎng)格圖就 能出你想要的效果

    標(biāo)簽: SD卡 控制器 原理圖

    上傳時間: 2013-04-24

    上傳用戶:onewq

主站蜘蛛池模板: 合水县| 庆城县| 天镇县| 东丽区| 高雄市| 布拖县| 东阿县| 松阳县| 老河口市| 米泉市| 东丽区| 江陵县| 越西县| 齐河县| 宁乡县| 娱乐| 德格县| 永嘉县| 南通市| 东丽区| 永城市| 紫云| 海宁市| 德化县| 浏阳市| 嘉荫县| 宣汉县| 承德县| 汽车| 呼图壁县| 前郭尔| 建阳市| 洪泽县| 金川县| 崇州市| 北宁市| 武威市| 盱眙县| 安福县| 陵水| 崇礼县|