絕對完整的 Usb ISP 的下載線制做過程和資料
上傳時間: 2013-06-07
上傳用戶:564708051@qq.com
圖書-電子技術學習方法和分析思路輕松入門,很不錯的一本書,對電路分析很有用的。
上傳時間: 2013-05-16
上傳用戶:lixinxiang
數字信息時代帶來了“信息大爆炸”,使數據量大增,而數字圖像數據更是如此,如果不對圖像數據進行有效的壓縮,那么圖像信息的存儲與傳輸將無法進行。顯然,尋求一種高效的圖像壓縮系統具有很大的現實意義。 本文基于大規模現場可編程邏輯陣列(FPGA)和高速數字信號處理器(DSP)協同作業,來完成實時圖像處理的系統設計。出于對系統設計上的性能和功耗方面的考慮,系統中FPGA 選用的是ALTERA公司的Cyclone系列芯片EP1C12Q240C8,DSP選用的是TI公司的55x系列芯片TMS320VC5502。該系統集圖像采集、壓縮、顯示和存儲功能于一體,其中DSP為主處理器負責圖像處理,FPGA為協處理器負責系統的所有數字邏輯控制。FPGA和DSP的工作之間形成流水,并且借助于一片雙口RAM(CY7C025AV-15AI)完成兩者的通訊。結合FPGA和DSP自身的特點,本文提出一種新穎的信息通信方式,借助于一片雙口RAM,其內部按其存儲空間等分兩塊,利用乒乓技術完成對高速實時的圖像數據緩沖。 該系統從視頻采集、傳輸、壓縮到圖像存儲等整個過程的工作,分別由FPGA和DSP承擔。充分考慮到它們自身的優缺點,在滿足系統實時性要求的同時,結構靈活,便于以后的擴展與升級。結果表明,在TMS320VC5502實現了對采集圖像的JPEG壓縮,效果良好且滿足了實時性的要求,因此系統的功能得到了總體上的驗證。 關鍵詞:圖像處理;FPGA;DSP;JPEG
上傳時間: 2013-06-11
上傳用戶:hjshhyy
高性能ADC產品的出現,給混合信號測試領域帶來前所未有的挑戰。并行ADC測試方案實現了多個ADC測試過程的并行化和實時化,減少了單個ADC的平均測試時間,從而降低ADC測試成本。 本文實現了基于FPGA的ADC并行測試方法。在閱讀相關文獻的基礎上,總結了常用ADC參數測試方法和測試流程。使用FPGA實現時域參數評估算法和頻域參數評估算法,并對2個ADC在不同樣本數條件下進行并行測試。 通過在FPGA內部實現ADC測試時域算法和頻域算法相結合的方法來搭建測試系統,完成音頻編解碼器WM8731L的控制模式接口、音頻數據接口、ADC測試時域算法和頻域算法的FPGA實現。整個測試系統使用Angilent 33220A任意信號發生器提供模擬激勵信號,共用一個FPGA內部實現的采樣時鐘控制模塊。并行測試系統將WM8731.L片內的兩個獨立ADC的串行輸出數據分流成左右兩通道,并對其進行串并轉換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊,并行地實現了ADC參數的評估算法。 在樣本數分別為128和4096的實驗條件下,對WM8731L片內2個被測.ADC并行地進行參數評估,被測參數包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數。實驗結果表明,通過在FPGA內配置2個獨立的參數計算模塊,可并行地實現對2個相同ADC的參數評估,減小單個ADC的平均測試時間。 FPGA片內實時評估算法的實現節省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制,就可實現多個被測ADC在同一時刻并行地被評估,配置靈活。基于FPGA的ADC并行測試方法易于實現,具有可行性,但由于噪聲的影響,測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統。 關鍵詞:ADC測試;并行;參數評估;FPGA;FFT
上傳時間: 2013-07-11
上傳用戶:tdyoung
GSM是全球使用最為廣泛的一種無線通信標準,不僅在民用領域,也在鐵路GSM-R等專用領域發揮著極為重要的作用。由于無線信道具有瑞利衰落和延時效應,在通信系統的收發兩端也存在不完全匹配等未知因素,因此接收的信號疊加有各種誤差因素的影響。GSM接收機的實現離不開系統的同步,為了得到更好的同步質量,就必須對GSM基帶同步技術進行研究,選擇一種最合適的同步算法。GSM的同步既有時間同步,也有頻率同步。 @@ 軟件無線電是當前通信領域引入注目的熱點之一。長期以來,GSM的接收和解調都是由專用的ASIC芯片來完成的,通過軟件來實現GSM接收機的基帶算法,體現了軟件無線電技術的思想,選擇用它們來實現的GSM接收機具有靈活、可靠、擴展性好的優點。 @@ 論文主要討論GSM接收機同步算法與基于FPGA和DSP的GSM接收機設計, @@ 主要內容包括: @@ 通過相關理論知識的學習,設計驗證了GSM基帶同步算法。對FB時間同步,討論了包絡檢測和FFT變換兩種不同的方法;對SB時間同步,介紹實相關和復相關兩種方法;對頻率同步,給出了一種對FB運用相關運算來精確估計頻率誤差的算法。 @@ 設計了使用GSM射頻收發芯片RDA6210并通過實驗室的ALTERA EP3C25FPGA開發板進行控制的GSM射頻端的解決方案,論文對RDA6210的性能和控制方式進行了詳細的介紹,設計了芯片的控制模塊,得到了下變頻后的GSM基帶信號。 @@ 設計了基于RF前端+FPGA的GSM接收機方案。利用ALTERA EP2S180開發平臺來完成基帶數據的處理。針對ALTERA EP2S180開發平臺模數轉換器AD9433的特點使用THS4501設計了單獨的差分運算放大器模塊;設計了平臺的數據存儲方案并將該平臺得到的基帶采樣數據用于同步算法的仿真。 @@ 設計了基于RF前端+DSP的GSM接收機方案。利用模數轉換器AD9243、FPGA芯片和TMS320C6416TDSP芯片來完成基帶數據的處理。設計了McBSP+EDMA傳輸的數據存儲方案。 @@ 給出了接收機硬件測試的結果,從多方面驗證了所設計硬件平臺的可靠性。 @@關鍵詞:GSM接收機;同步;RF; FPGA;DSP;
上傳時間: 2013-07-01
上傳用戶:sh19831212
激光打標是指利用高能量密度的激光束在物件表面作永久性標刻。激光打標以其“打標速度快、性能穩定、打標質量好”等優勢,獲得了日益廣泛的應用。傳統的激光打標系統一般是基于ISA總線或PCI總線的,運動控制卡必須插在計算機的PCI插槽內,且不支持熱捅拔,影響了控制卡的穩定性;以單片機為主控制器的激光打標控制卡雖然成本低、運行可靠,但由于其運算速度慢、存儲容量有限,限制了它的應用范圍。 運動控制卡是激光打標系統的核心組成部分。本文設計了一種新型的基于USB總線,以FPGA為主控單元的振鏡掃描式激光打標控制卡,它利用了USB總線高速、穩定、易用和FPGA資源豐富、處理能力強、易擴展等優點,將PC機強大的信息處理能力與運動控制卡的運動控制能力相結合,具有信息處理能力強、開放程度高、使用方便的特點。 本文首先介紹了激光打標的原理,激光打標技術的發展現狀以及激光打標系統的組成結構。在對USB總線技術作了簡要介紹后,詳細討論了激光打標控制卡的硬件電路設計,包括USB接口電路,FPGA主控單元電路,D/A單元電路,存儲器電路,I/O接口電路等。接著對USB接口單元的固件程序和FPGA中USB接口功能模塊、D/A寫控制功能模塊和SRAM讀寫控制功能模塊的程序做了詳細設計,通過軟硬件調試,控制卡實現了USB通信,輸出兩路模擬信號,SRAM數據讀寫,數字量輸入輸出等功能。
上傳時間: 2013-04-24
上傳用戶:prczsf
數字圖像通信的最廣泛的應用就是數字電視廣播系統,與以往的模擬電視業務相比,數字電視在節省頻譜資源、提高節目質量方面帶來了一場新的革命,而與此對應的DVB(Digital Video Broadcasting)標準的建立更是加速了數字電視廣播系統的大規模應用。DVB標準選定MPEG—2標準作為音頻及視頻的編碼壓縮方式,隨后對MPEG—2碼流進行打包形成TS流(transport stream),進行多個傳輸流復用,最后通過不同媒介進行傳輸。在DVB標準的傳輸系統中,無論是衛星傳輸,電纜傳輸還是地面傳輸,為了保障圖像質量,使數字節目在傳輸過程中避免出現因受到各種信道噪聲干擾而出現失真的現象,都采用了信道編碼的方式來保護傳輸數據。信道編碼是數字通信系統中一個必需的、重要的環節。 信道編碼設計方案的優劣決定了DVB系統的成功與否,本文重點研究了DVB系統中的信道編碼算法及其FPGA實現方案,主要進行了如下幾項工作: 1)介紹了DVB系統信道編碼的基本概念及特點,深入研究了DVB標準中信道編碼部分的關鍵技術,并針對每個信道編碼模塊進行工作原理分析、算法分析。 2)根據DVB信道編碼的特點,重點對信道編碼中四個模塊,包括擾碼、RS編碼、卷積交織編碼和卷積編碼的FPGA硬件實現算法進行了比較詳細的分析,并闡述了每個模塊及QPSK調制的設計方案及實現模塊功能的程序流程。 3)在RS(204,188)編碼過程中,利用有限域常數乘法器的特點,對編碼器進行了優化,在很大程度上提高了編碼效率,卷積交織器部分采用RAM移位法,實現起來更為簡單且節省了FPGA器件內部資源。 4)設計以Altera公司的QuartusⅡ為開發平臺,利用FPGA芯片EP1C6Q240C8完成了信道編碼各模塊及QPSK調制的硬件實現,通過Verilog HDL描述和時序仿真來驗證算法的可行性,并給出系統設計中減少毛刺的方法,使系統更為穩定。最終的系統仿真結果表明該系統工作穩定,達到了DVB系統信道編碼設計的要求。
上傳時間: 2013-06-26
上傳用戶:allen-zhao123
隨著我國國民經濟的高速發展,國內高速公路、城市道路、停車場建設越來越多,對交通控制、安全管理的要求也日益提高,智能交通系統( IntelligentTransportation Systems,簡稱ITS)已成為當前交通管理發展的主要方向,而車牌識別系統(License Plate Recognition System,簡稱LPRS)技術作為智能交通系統的核心,起著舉足輕重的作用,可以被廣泛地應用于高速公路自動收費(ElectronicToll Collection,簡稱ETC)、停車場安全管理、被盜車輛的追蹤、車流統計等。 目前,車牌識別系統大多都是基于PC平臺的,其優勢是實現容易,但是成本高、實時性不強、穩定性不高等缺點使其不能廣泛推廣。為了克服以上的缺點,且滿足識別速度和識別率的要求,本文在原有車牌識別硬件系統設計的基礎上做了一定的改進(原系統在圖像采集、接口通信、系統穩定、脫機工作等方面存在一定問題),與團隊成員一起設計出了新的車牌識別硬件系統,采用單DSP+FPGA和雙DSP+FPGA雙板子的方式來共同實現(本人負責單DSP+FPGA的原理圖和PCB繪制,另一成員負責雙DSP+FPGA的原理圖和PCB繪制)。 本文所涉及的該車牌硬件系統,主要工作由以下幾個部分組成: 1.團隊共同完成了新車牌識別系統的硬件設計,采用兩個板子實現。其中,本人負責單DSP+FPGA板子繪制。 2.團隊一起完成了整個系統的硬件電路調試。主要分為如下模塊進行調試:電源,DSP,FPGA,SAA7113H視頻解碼器,LCD液晶顯示和UART接口等。 3.負責完成了整個系統的DSP應用程序設計。采用DSP/BIOS操作系統來構建系統的框架,添加了多個任務對象進行管理系統的調度;用CSL編寫了DSP上的底層驅動:完成了車牌識別算法在DSP上的移植與優化。 4.參與完成了部分FPGA程序的開發,主要包括圖像采集、存儲、傳輸幾個模塊等。 最終,本系統實現了高效、快速的車牌識別,各模塊工作穩定,能脫機實現圖像采集、傳輸、識別、結果輸出和顯示為一體化的功能;為以后進行高性能的車牌識別算法開發提供了一個很好的硬件平臺。
上傳時間: 2013-04-24
上傳用戶:slforest
隨著信息時代的到來,用戶對數據保護和傳輸可靠性的要求也在不斷提高。由于信道衰落,信號經信道傳輸后,到達接收端不可避免地會受到干擾而出現信號失真。因此需要采用差錯控制技術來檢測和糾正由信道失真引起的信息傳輸錯誤。RS(Reed—Solomon)碼是差錯控制領域中一類重要的線性分組碼,由于它編解碼結構相對固定,性能強,不但可以糾正隨機差錯,而且對突發錯誤的糾錯能力也很強,被廣泛應用在數字通信、數據存儲系統中,以滿足對數據傳輸通道可靠性的要求。因此設計一款高性能的RS編解碼器不但具有很大的應用意義,而且具有相當大的經濟價值。 本文首先介紹了線形分組碼及其子碼循環碼、BCH碼的基礎理論知識,重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行,接著介紹了有限域的有關理論。基于RS碼傳統的單倍結構,本文提出了一種八倍并行編碼及九倍并行解碼方案,并用Verilog HDL語言實現。其中編碼器基于傳統的線性反饋移位寄存器除法電路并進行八倍并行擴展,譯碼器關鍵方程求解模塊基于修正的歐幾里德算法設計了一種便于硬件實現的脈動關鍵方程求解結構,其他模塊均采用九倍并行實現。由于進行了超前運算、流水線及并行處理,使編解碼的數據吞吐量大為提高,同時延時更小。 本論文設計了C++仿真平臺,并與HDL代碼結果進行了對比驗證。Verilog HDL代碼經過modelsim仿真驗證,并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態時序分析,綜合軟件為QUATURSⅡ V8.0。驗證及測試表明,本設計在滿足編解碼基本功能的基礎上,能夠實現數據的高吞吐量和低延時傳輸,達到性能指標要求。本論文在基于FPGA的RS(255,223)編解碼器的高速并行實現方面的研究成果,具有通用性、可移植性,有一定的理論及經濟價值。
上傳時間: 2013-04-24
上傳用戶:思琦琦
閘流管和雙向可控硅應用的十條黃金原則 中文的,很值得學習
上傳時間: 2013-08-02
上傳用戶:270189020