一本久道中文字幕精品亚洲嫩,久久影视一区二区,性欧美暴力猛交另类hd

首先采用

基于FPGA浮點運算器的設計

在很多高精度計算場合需要采用浮點運算。過去用門電路進行各種運算通常為定點運算，但其計算精度有限。隨著現(xiàn)場可編程門陣（FPGA）的迅速發(fā)展，可以采用FPGA實現(xiàn)浮點運算。本文首先介紹定點數(shù)和浮點數(shù)的格式，完成基于FPGA的幾種常用浮點運算器的VHDL設計，包括浮點數(shù)與定點數(shù)之間的相互轉(zhuǎn)換，浮點加法器、減法器、乘法器以及除法器。在這些浮點運算單元電路中采用多級流水線技術，并在某些方面優(yōu)化算法，提高了運算器的性能。在此基礎上討論浮點運算器的應用，通過調(diào)用自主開發(fā)的浮點乘、加模塊設計浮點FIR濾波器，并將其應用于正交中頻采樣，結果表明浮點運算的正交中頻采樣可以得到更高的鏡頻抑制比。最后應用浮點運算模塊設計浮點FFT處理器，在FPGA中實現(xiàn)高精度的FFT處理。

標簽： FPGA 浮點運算器

上傳時間： 2013-05-20

上傳用戶：hechao3225
基于FPGA和PCI接口圖像采集壓縮卡

隨著數(shù)字圖像處理的應用領域不斷擴大，實時處理技術成為研究的熱點。VLSI技術的迅猛發(fā)展為數(shù)字圖像實時處理技術提供了硬件基礎。其中FPGA(現(xiàn)場可編程門陣列)的特點使其在圖像采集和處理方面的應用顯得更加經(jīng)濟、靈活、方便。本文設計了一種以FPGA為工作核心，并實現(xiàn)了PCI接口的圖像采集壓縮系統(tǒng)。整個系統(tǒng)采用了自頂向下的設計方案，先把系統(tǒng)分成了三大塊，即圖像采集、PCI接口和圖像壓縮，然后分別設計各個大模塊中的子模塊。首先，利用FPGA對專用視頻轉(zhuǎn)換器SAA7111A進行控制，因為SAA7111A是采用IC總線模塊，從而完成了對SAA7111A的控制，并通過設計圖像采集模塊、讀/寫數(shù)據(jù)模塊、總線管理模塊等，實現(xiàn)把標準的模擬視頻信號轉(zhuǎn)換成數(shù)字視頻信號并采集的功能。其次，在了解PCI規(guī)范的前提下，深入地分析了PCI時序和地址配置空間等，設計了簡化邏輯的狀態(tài)機，并用VHDL硬件描述語言設計了程序，完成了簡化邏輯的PCI接口設計在FPGA芯片內(nèi)部的實現(xiàn)，達到了一33MHz、32位數(shù)據(jù)寬度、支持猝發(fā)傳輸?shù)腜CI從設備模塊的接口功能，與傳統(tǒng)的使用PCI專用接口芯片來實現(xiàn)的PCI接口比較來看，更加節(jié)約了系統(tǒng)的邏輯資源，降低了成本，增加了設計的靈活性。再次，設計了WINDOWS下對PCI接口的驅(qū)動程序。驅(qū)動程序可以選擇不同的方法來完成，當然每個方法都有自己的特點，對幾種主要設計驅(qū)動程序的方法作以比較之后，本文選擇了使用DRIVER WORKS工具來完成。通過對配置空間的設計、系統(tǒng)端口和內(nèi)存映射的設計、中斷服務的設計等，用VC++語言編寫了驅(qū)動程序。最后，考慮到增加系統(tǒng)的實用性和完備性，還填加設計了圖像的壓縮部分。這部分需要完成的工作是在上述系統(tǒng)完成后，再額外地把采集來的視頻數(shù)據(jù)通過另一路數(shù)據(jù)通道按照一定的格式壓縮后存儲到硬盤中。本系統(tǒng)中，這部分設計是利用Altera公司提供的IP核來完成壓縮的，同時還用VHDL語言在FPGA上設計了IDE硬盤接口，使壓縮后的數(shù)據(jù)存儲到硬盤中。

標簽： FPGA PCI 接口圖像采集

上傳時間： 2013-06-01

上傳用戶：程嬰sky
基于FPGA實現(xiàn)OFDM基帶調(diào)制系統(tǒng)

本文對OFDM基帶調(diào)制解調(diào)系統(tǒng)的：FPGA設計進行了研究和論述，重點實現(xiàn)其中的RS碼編、譯碼模塊和基帶成形濾波器模塊。本文首先介紹了OFDM調(diào)制的原理和OFDM基帶調(diào)制解調(diào)系統(tǒng)的總體設計，以及FPGA設計的基本原則。接著介紹了RS碼的編碼原理和時域迭代譯碼算法，在此基礎上設計實現(xiàn)RS碼編碼器和譯碼器。然后介紹了成形濾波的原理和多種實現(xiàn)成形濾波器的結構，采用多相結構設計實現(xiàn)了平方根升余弦滾降濾波器。

標簽： FPGA OFDM 基帶調(diào)制系統(tǒng)

上傳時間： 2013-06-11

上傳用戶：TF2015
FPGA局部動態(tài)可重配置的研究

FPGA作為近年來集成電路發(fā)展中最快的分支之一，有關它的研究和應用得到了迅速的發(fā)展。傳統(tǒng)的FPGA采用靜態(tài)配置的方法，所以在它的應用生命周期中，它的功能就不能夠再改變，除非重新配置。動態(tài)重配置系統(tǒng)在系統(tǒng)工作的過程中改變FPGA的結構，包括全局重配置和局部重配置。其中的局部動態(tài)重配置系統(tǒng)有著ASIC以及靜態(tài)配置FPGA無法比擬的優(yōu)勢。而隨著支持局部位流配置以及動態(tài)配置的商用FPGA的推出，使對局部動態(tài)重配置系統(tǒng)和應用的研究有了最基本的硬件支撐條件。而Internet作為無比強大的網(wǎng)絡已經(jīng)滲入到各種應用領域之中。本文首先提出了一個完整的基于Internet的FPGA局部動態(tài)可重配置系統(tǒng)的方案。然后針對方案的各個組成部分，分別進行了描述。首先是介紹了FPGA的基本概況，包括它的發(fā)展歷史、結構、應用領域、發(fā)展趨勢等。然后介紹了對一個包含局部動態(tài)重配置模塊的FPGA系統(tǒng)的設計過程，包括重配置模塊的定義、設計的流程、局部位流的產(chǎn)生等。接下來對．FPGA的配置方法以及配置解決方案進行描述，包括幾種可選擇的配置模式，其中有一些適用于靜態(tài)配置，另外一些可以用于動態(tài)局部配置，．以及作為一個系統(tǒng)的配置解決方案。最后系統(tǒng)要求從Internet服務器上下載重配置模塊的位流并且完成對FPGA的配置，根據(jù)這個要求，我們設計了相應的嵌入式解決方案，包括如何設計一個基于VxWorks的嵌入式應用軟件實現(xiàn)FTP功能，并說明如何通過JTAGG或者ICAP接口由嵌入式CPU完成對FPGA的局部配置。

標簽： FPGA 局部動態(tài)可重配置

上傳時間： 2013-04-24

上傳用戶：william345
無線通信系統(tǒng)的FPGA設計和研究

在數(shù)字化、信息化的時代，數(shù)字集成電路應用得非常廣泛。隨著微電子技術和工藝的發(fā)展，數(shù)字集成電路從電子管、晶體管、中小規(guī)模集成電路、超大規(guī)模集成電路(VLSIC)逐步發(fā)展到今天的專用集成電路(ASIC)。但是ASIC因其設計周期長，改版投資大，靈活性差等缺陷制約著它的應用范圍?？删幊踢壿嬈骷某霈F(xiàn)彌補了ASIC的缺陷，使得設計的系統(tǒng)變得更加靈活，設計的電路體積更加小型化，重量更加輕型化，設計的成本更低，系統(tǒng)的功耗也更小了。FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPID等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。本論文撰寫的是用FPGA來實現(xiàn)無人小飛機系統(tǒng)中基帶信號的處理過程。整個信號處理過程全部采用VHDL硬件描述語言來設計，并用Modelsim仿真系統(tǒng)功能進行調(diào)試，最后使用了Xilinx 公司可編程的FPGA芯片XC2S100完成，滿足系統(tǒng)設計的要求。本文首先研究和討論了無線通信系統(tǒng)中基帶信號處理的總體結構，接著詳細闡述了各個模塊的設計原理和方法，以及FPGA結果分析，最后就關鍵技術和難點作了詳細的分析和研究。本文的最大特色是整個系統(tǒng)全部采用FPGA的方法來設計實現(xiàn)，修改靈活，體積小，功耗小。本系統(tǒng)的設計包括了數(shù)字鎖相環(huán)、糾錯編解碼、碼組交織、擾碼加入、巴克碼插入、幀同步識別、DPSK調(diào)制解調(diào)及選擇了整體的時序，所有的組成部分都經(jīng)過了反復地修改和調(diào)試，取得了良好的數(shù)據(jù)處理效果，其關鍵之處與難點都得到了妥善地解決。本文分別在發(fā)射部分(編碼加調(diào)制)和接收部分(解調(diào)加解碼)相獨立和相聯(lián)系的情況下，獲得了仿真與實測結果。

標簽： FPGA 無線通信系統(tǒng)

上傳時間： 2013-07-05

上傳用戶：acon
一款基于SRAM的FPGA器件設計

FPGA是一種可通過用戶編程來實現(xiàn)各種數(shù)字電路的集成電路器件。用FPGA設計數(shù)字系統(tǒng)有設計靈活、低成本，低風險、面市時間短等好處。本課題在結合國際上FPGA器件方面的各種研究成果基礎上，對FPGA器件結構進行了深入的探討，重點對FPGA的互連結構進行了分析與優(yōu)化。FPGA器件速度和面積上相對于ASIC電路的不足很大程度上是由可編程布線結構造成的，F(xiàn)PGA一般用大量的可編程傳輸管開關和通用互連線段實現(xiàn)門器件的連接，而全定制電路中僅用簡單的金屬線實現(xiàn)，傳輸管開關帶來很大的電阻和電容參數(shù)，因而速度要慢于后者。這也說明，通過優(yōu)化可編程連接方式和布線結構，可大大改善電路的性能。本文研究了基于SRAM編程技術的FPGA器件中邏輯模塊、互連資源等對FPGA性能和面積的影響。論文中在介紹FPGA器件的體系構架后，首先對開關矩陣進行了研究，結合Wilton開關矩陣和Disioint開關矩陣的特點，得到一個連接更加靈活的開關矩陣，提高了FPGA器件的可布線性，接著本課題中又對通用互連線長度、通用互連線間的連接方式和布線通道的寬度等進行了探討，并針對本課題中的FPGA器件，得出了一套適合于中小規(guī)模邏輯器件的通用互連資源結構，仿真顯示新的互連方案有較好的速度和面積性能，在互連資源的面積和性能上達到一個很好的折中。接下來課題中對FPGA電路的可編程邏輯資源進行了研究，得到了一種邏輯規(guī)模適中的粗粒度邏輯塊簇，該邏輯塊簇采用類似Xilinx 公司的FPGA產(chǎn)品的LUT加觸發(fā)器結構，使邏輯塊簇內(nèi)部基本邏輯單元的聯(lián)系更加緊密，提高了邏輯資源的功能和利用率。隨后我們還研究了IO模塊數(shù)目的確定和分布式SRAM結構中編程電路結構的設計，并簡單介紹了SRAM單元的晶體管級設計原理。最后，在對FPGA構架研究基礎上，完成了一款FPGA電路的設計并設計了相應的電路測試方案，該課題結合CETC58研究所的一個重要項目進行，目前已成功通過CSMC0.6μm 2P2M工藝成功流片，測試結果顯示其完全達到了預期的性能。

標簽： SRAM FPGA 器件設計

上傳時間： 2013-04-24

上傳用戶：6546544
基于FPGA的GPS中頻數(shù)字接收機

本文進行了基于FPGA的GPS直序偽碼擴頻接收機的設計和數(shù)字化硬件實現(xiàn)。論文首先對GPS衛(wèi)星導航定位系統(tǒng)進行了分析，并對與數(shù)字化接收機直接相關聯(lián)的GPS信號中頻部分結合實際系統(tǒng)要求進行了設計和分析，由此確定了數(shù)字化偽碼捕獲跟蹤接收機研制的具體要求，之后完成了接收機中頻數(shù)字化方案設計。同時對偽碼捕獲跟蹤后端的載波捕獲跟蹤的實現(xiàn)方案進行了描述和分析。最后利用EDA工具在FPGA芯片上實現(xiàn)了GPS數(shù)字化接收機的偽碼捕獲跟蹤。受工作環(huán)境的制約，GPS衛(wèi)星接收機系統(tǒng)首先表現(xiàn)為功率受限系統(tǒng)，接收機必須滿足在低信噪比條件下工作。同時接收機與衛(wèi)星間高動態(tài)產(chǎn)生的多普勒頻率，給接收機實現(xiàn)快速捕獲帶來了難度。通過仿真分析，綜合了實現(xiàn)難度和性能兩方面因素，針對小信噪比工作條件提出了改進型的序貫偽碼捕獲實施方案。同時按照捕獲概率和時間的要求，對接收機偏壓、上、下門限、NCO增益等進行了設計和仿真分析，確定了捕獲的數(shù)字化實現(xiàn)方案，偽碼跟蹤采用超前滯后環(huán)方案。捕獲完成后可使本地偽碼與接收偽碼的相對誤差保持在±1/4碼元范圍內(nèi)，而跟蹤環(huán)路的跟蹤范圍為±4/3碼元，保證了捕獲到跟蹤的可靠銜接，同時采用可變環(huán)路帶寬措施解決了跟蹤速度和精度的矛盾。在數(shù)字化實現(xiàn)設計中，給出了詳細的數(shù)字化實現(xiàn)方案和分析，這樣在保證工作精度的同時盡量減少硬件資源的開銷，利用EDA工具，采用Veilog設計語言在Xilinx的VirtexII系列的XC2V500fg256的FPGA上完成數(shù)字化接收機偽碼捕獲跟蹤的實現(xiàn)，并在其開發(fā)平臺上對數(shù)字化接收機進行了仿真驗證，在給定的工作條件下達到了設計性能和指標要求。

標簽： FPGA GPS 中頻數(shù)字接收機

上傳時間： 2013-04-24

上傳用戶：15510133306
基于FPGA的H264視頻編碼器設計

隨著多媒體編碼技術的發(fā)展，視頻壓縮標準在很多領域都得到了成功應用，如視頻會議(H.263)、DVD(MPEG-2)、機頂盒(MPEG-2)等等，而網(wǎng)絡帶寬的不斷提升和高效視頻壓縮技術的發(fā)展使人們逐漸把關注的焦點轉(zhuǎn)移到了寬帶網(wǎng)絡數(shù)字電視(IPTV)、流媒體等基于傳輸?shù)臉I(yè)務上來。帶寬的增加為流式媒體的發(fā)展鋪平了道路，而高效的視頻壓縮標準的出臺則是流媒體技術發(fā)展的關鍵。H.264/AVC是由國際電信聯(lián)合會和國際標準化組織共同發(fā)展的下一代視頻壓縮標準之一。新標準中采用了新的視頻壓縮技術，如多模式幀間預測、1/4像素精度預測、整數(shù)DCT變換、變塊尺寸運動補償、基于上下文的二元算術編碼(CABAC)、基于上下文的變長編碼(CAVLC)等等，這些技術的采用大大提高了視頻壓縮的效率，更有利于寬帶網(wǎng)絡數(shù)字電視(IPTV)、流媒體等基于傳輸?shù)臉I(yè)務的實現(xiàn)。本文主要根據(jù)視頻會議應用的需要對JM8.6代碼進行優(yōu)化，目標是實現(xiàn)基于Baseline的低復雜度的CIF編碼器，并對部分功能模塊進行電路設計。在設計方法上采用自頂向下的設計方法，首先對H.264編碼器的C代碼和算法進行優(yōu)化，并對優(yōu)化后的結果進行測試比較，結果顯示在圖像質(zhì)量沒有明顯降低的情況下，H.264編碼器編碼CIF格式視頻每秒達到15幀以上，滿足了視頻會議應用的實時性要求。然后，以C模型為參考對H.264編碼器的部分功能模塊電路進行設計。采用Verilog HDL實現(xiàn)了這些模塊，并在Quartus Ⅱ中進行了綜合、仿真、驗證。主要完成了Zig-zag掃描和CAVLC模塊的設計，詳細說明模塊的工作原理和過程，然后進行多組的仿真測試，結果與C模型相應部分的結果一致，證明了設計的正確性。

標簽： FPGA H264 視頻編碼器

上傳時間： 2013-06-11

上傳用戶：kjgkadjg
基于FPGA的I2C總線控制器的設計

本文利用Verilog HDL語言在FPGA上實現(xiàn)IC總線的規(guī)范，又簡要介紹了Quartus Ⅱ設計環(huán)境和設計方法，以及FPGA的設計流程。在此基礎上，重點介紹了I

標簽： FPGA I2C 總線控制器

上傳時間： 2013-04-24

上傳用戶：ajaxmoon
OFDM系統(tǒng)的定時和頻率同步的實現(xiàn)

正交頻分復用技術(OFDM)是未來寬帶無線通信中的關鍵技術。隨著用戶對實時多媒體業(yè)務，高速移動業(yè)務需求的迅速增加，OFDM由于其頻譜效率高，抗多徑效應能力強，抗干擾性能好等特點，該技術正得到了廣泛的應用。 OFDM系統(tǒng)的子載波之間必須保持嚴格的正交性，因此對符號定時和載波頻偏非常敏感。本課題的主要任務是分析各種算法的性能的優(yōu)劣，選取合適的算法進行FPGA的實現(xiàn)。本文首先簡要介紹了無線信道的傳輸特性和OFDM系統(tǒng)的基本原理，進而對符號同步和載波同步對接收信號的影響做了分析。然后對比了非數(shù)據(jù)輔助式同步算法和數(shù)據(jù)輔助式同步算法的不同特點，決定采用數(shù)據(jù)輔助式同步算法來解決基于IEEE 802.16-2004協(xié)議的突發(fā)傳輸系統(tǒng)的同步問題。最后部分進行了算法的實現(xiàn)和仿真，所有實現(xiàn)的仿真均在QuartusⅡ下按照IEEE 802.16-2004協(xié)議的符號和前導字的結構進行。本文的主要工作：(1)采用自相關和互相關聯(lián)合檢測算法同時完成幀到達檢測和符號同步估計，只用接收數(shù)據(jù)的符號位做相關運算，有效地解決了判決門限需要變化的問題，同時也減少了資源的消耗；(2)在時域分數(shù)倍頻偏估計時，利用基于流水線結構的Cordic模塊計算長前導字共軛相乘后的相角，求出分數(shù)倍頻偏的估計值；(3)采用滑動窗口相關求和的方法估計整數(shù)倍頻偏值，在此只用頻域數(shù)據(jù)的符號位做相關運算，有效地解決了傳統(tǒng)算法估計速度慢的缺點，同時也減少了資源的消耗。

標簽： OFDM 定時同步的

上傳時間： 2013-05-23

上傳用戶：宋桃子