<input id="um2so"></input>
采用狀態機和消息機制的串口接收程序
上傳時間： 2013-04-24
上傳用戶：huangping588
隨著多媒體技術的發展，數字圖像處理已經成為眾多應用系統的核心和基礎。它的發展主要依賴于兩個性質不同、自成體系但又緊密相關的研究領域：圖像處理算法及其相應的電路實現。圖像處理系統的硬件實現—般有三種方式：專用的圖像處理器件集成芯片(Application Specific Integrated Circuit)、數字信號處理器(Digital Signal Process)和現場可編程門陣列(Field Programmable Gate Array)以及相關電路組成。它們可以實時高速完成各種圖像處理算法。圖像處理中，低層的圖像預處理的數據量很大，要求處理速度快，但運算結果相對比較簡單。相對于其他兩種方式，基于FPGA的圖像處理方式的系統更適合于圖像的預處理。本文設計了—種基于FPGA的小波域圖像去噪系統。首先，闡述了基于小波變換的圖像去噪算法原理，重點討論了小波鄰域閾值(NeighShrink)去噪算法，并給出了該算法相應的Matlab 仿真；然后，為了改進鄰域閾值去噪算法中對每個分解子帶都采用相同鄰域和閾值的缺點，本文提出了基于最小二乘支持向量機(LS-SVM)分類的鄰域閾值去噪算法和以斯坦無偏估計 (SURE)為準則同時結合小波系數尺度間關系的鄰域閾值去噪算法。經Matlab實驗表明，相比于其他幾種經典算法，本文提出的兩種改進算法在濾除噪聲的同時能更好地保護圖像細節，并在較高噪聲情況下能獲得更高的峰值信噪比。在此基礎上本文將提出的改進小波鄰域閾值去噪算法進行了相應的簡化，以滿足低噪聲處理要求且易于在FPGA上實現；最后，給出了基于 FPGA的小波鄰域閾值去噪系統的總體結構和FPGA內部各功能模塊的具體實現方案，包括二維離散小波變換模塊、二維離散小波逆變換模塊、SDRAM存儲器控制模塊、去噪計算模塊和系統核心控制模塊，并對各個系統模塊和整體進行了仿真驗證，結果表明本文設計的基于FPGA 的小波鄰域閾值去噪系統能滿足實際的圖像處理要求，具有一定的理論和實際應用價值。關鍵詞：圖像處理系統，FPGA，圖像去噪算法，小波變換
上傳時間： 2013-05-16
上傳用戶：450976175
近年來，GPS技術迅速發展，并隨著3G時代的到來，其應用領域日益廣闊，需求量與日俱增。與此同時，隨著電路系統設計越來越復雜，上市時間日益縮短，集成電路設計方法面臨重大變革。因此采用新型方法學來設計GPS接收系統是必要的。 本文基于GPS原理，采用可復用的IP技術和軟硬協同設計技術，設計了一種高性能的GPS SOC接收系統。論文首先分析了GPS信號解調的原理，提出了一種高性能的捕獲和跟蹤系統結構，詳細說明了其工作流程和設計原理。其次，基于高性能總線的選取提出了整個基帶系統地結構，并闡明了總線上的各個模塊設計方法。采用了直接復用的測試手段和FPGA的測試平臺，縮短開發周期，而且保證了對整個系統測試的覆蓋率。本文所設計的系統最大特色在于易于集成到其它系統中，并且僅占用10個芯片端口，實現了IP化的設計目的。 最后本文介紹了測試過程中所采用的基于FPGA平臺的仿真驗證方案和測試方法，并給出了最終的測試結果，達到了對衛星信號搜索定位的目的。
上傳時間： 2013-04-24
上傳用戶：starlet007
波束形成模塊是聲納信號處理系統中的核心部分，其作用為在空域上加強來自某一方向的信號，抑制干擾，同時探測目標的方位。因此，波束形成模塊的研究在水下探測器、水下武器引信等聲納系統中顯得尤為重要。本文基于陣列波束形成的原理對圓陣自適應波束形成展開了比較深入的研究。 首先，本文概述了聲納波束形成的研究背景和研究現狀。基于本課題所研究的主動聲納模型，分析了主動聲納信號，提出應用復基帶信號進行波束形成的方案；對接收波束形成的原理和方法進行了比較詳細的推導和論述。 其次，本文重點對均勻圓形陣列流形的波束形成作了詳細分析和波束圖函數推導，并且應用MATLAB軟件進行了仿真分析。然后對LMS自適應算法進行了介紹，由對LMS算法的分析推導了DLMS算法，并對LMS算法和DLMS算法進行了分析，并將DLMS算法應用于均勻圓陣波束形成。仿真結果表明，基于FIR濾波架構的DLMS算法以犧牲部分收斂速度為代價，可獲得高速并行處理能力。DLMS自適應波束形成方法能使目標方向信號加強，同時將干擾信號零陷。 最后，本文介紹了基于FPGA的并行度為2的8陣元DLMS自適應波束形成設計思路以及實現方法。系統的整體結構采用了并行處理架構，而在單個支路采用了流水線技術。并應用硬件描述(VHDL)語言在QuartusⅡ4.0環境下設計了各軟件模塊和功能仿真。
上傳時間： 2013-04-24
上傳用戶：moonkoo7
數字電視按傳輸方式分為地面、衛星和有線三種。其中，DVB-S和DVB-C這兩個全球化的衛星和有線傳輸方式標準，目前已作為世界統一標準被大多數國家所接受。而對于地面數字電視廣播標準，經國際電訊聯盟(ITU)批準的共有三個，包括歐盟的DVB-T(Digital Video Broadcasting-Terrestrial，數字視頻地面廣播)標準、美國的ATSC(Advanced Television System Committee，先進電視制式委員會)標準和日本的ISDB-T(Terrestrial Integrated Services DigitalBroadcasting，綜合業務數字廣播)標準。綜合比較起來，歐洲的DVB-T標準在技術及應用實踐上都更加成熟。 本論文首先介紹了DVB-T系統的主要結構，針對DVB-T標準中各模塊的實現進行了闡述，并根據發射機端各個模塊討論了接收機端相關模塊的算法設計。 隨后，論文給出了基于Microsoft Visual Studio 2005平臺實現的數字電視基帶信號產生與接收的軟件仿真系統的總體設計流程，重點討論了內編解碼器和內交織/解交織器的算法與實現，并在實現的多參數可選的數字電視基帶信號產生與接收軟件仿真平臺上，重點分析了內編/解碼模塊在接收端Viterbi譯碼算法中采用硬判決、簡化軟判決以及不同調制方式時對DVB-T系統整體性能的影響。 最后，論文討論了內碼譯碼算法的實現改進，使得Viterbi譯碼更適合在FPGA上實現，同時針對邏輯設計進行優化以便節省硬件資源。論文重點討論了對幸存路徑信息存儲譯碼模塊的改進，比較了此模塊三種不同的實現方式帶來的硬件速率和資源的優劣，通過利用4塊RAM對幸存路徑信息的交互讀寫，完成了對傳統回溯算法的改進，實現了加窗回溯的譯碼輸出，同時實現了回溯長度可配置以實現系統不同的性能要求。
上傳時間： 2013-08-02
上傳用戶：遠遠ssad
現場可編程門陣列(FPGA)是一種可實現多層次邏輯器件。基于SRAM的FPGA結構由邏輯單元陣列來實現所需要的邏輯函數。FPGA中，互連線資源是預先定制的，這些資源是由各種長度的可分割金屬線，緩沖器和．MOS管實現的，所以相對于ASIC中互連線所占用的面積更大。為了節省芯片面積，一般都采用單個MOS晶體管來連接邏輯資源。MOS晶體管的導通電阻可以達到千歐量級，可分割金屬線段的電阻相對于MOS管來說是可以忽略的，然而它和地之間的電容達到了0.1pf[1]。為了評估FPGA的性能，用HSPICE仿真模型雖可以獲得非常精確的結果，但是基于此模型需要花費太多的時間。這在基于時序驅動的工藝映射和布局布線以及靜態時序分析中都是不可行的。于是，非常迫切地需要一種快速而精確的模型。 FPGA中連接盒、開關盒都是由MOS管組成的。FPGA中的時延很大部分取決于互連，而MOS傳輸晶體管在互連中又占了很大的比重。所以對于MOS管的建模對FPGA時延估算有很大的影響意義。對于MOS管，Muhammad[15]采用導通電阻來代替MOS管，然后用。Elmore[3]時延和Rubinstein[4]時延模型估算互連時延。Elmore時延用電路的一階矩來近似信號到達最大值50％時的時延，而Rubinstein也是通過計算電路的一階矩估算時延的上下邊界來估算電路的時延，然而他們都是用來計算RC互連時延。傳輸管是非線性器件，所以沒有一個固定的電阻，這就造成了Elmore時延和Rubinstein時延模型的過于近似的估算，對整體評估FPGA的性能帶來負面因素。 本論文提出快速而精確的現場可編程門陣列FPGA中的互連資源MOS傳輸管時延模型。首先從階躍信號推導出適合50％時延的等效電阻模型，然后在斜坡輸入的時候，給出斜坡輸入時的時延模型，并且給出等效電容的計算方法。結果驗證了我們精確的時延模型在時間上的開銷少的性能。 在島型FPGA中，單個傳輸管能夠被用來作為互連線和互連線之間的連接，或者互連線和管腳之間的連接，如VPR把互連線和管腳作為布線資源，管腳只能單獨作為輸入或者輸出管腳，以致于它們不是一個線網的起點就是線網的終點。而這恰恰忽略了管腳實際在物理上可以作為互連線來使用的情況(VPR認為dogleg現象本身對性能提高不多)。本論文通過對dogleg現象進行了探索，并驗證了在使用SUBSET開關盒的情況下，dogleg能提高FPGA的布通率。
上傳時間： 2013-07-24
上傳用戶：yezhihao
FPGA(Field Programmable Gate Arrays)是目前廣泛使用的一種可編程器件，FPGA的出現使得ASIC(Application Specific Integrated Circuits)產品的上市周期大大縮短，并且節省了大量的開發成本。目前FPGA的功能越來越強大，滿足了目前集成電路發展的新需求，但是其結構同益復雜，規模也越來越大，內部資源的種類也R益豐富，但同時也給測試帶來了困難，FPGA的發展對測試的要求越來越高，對FPGA測試的研究也就顯得異常重要。 本文的主要工作是提出一種開關盒布線資源的可測性設計，通過在FPGA內部加入一條移位寄存器鏈對開關盒進行配置編程，使得開關盒布線資源測試時間和測試成本減少了99％以上，而且所增加的芯片面積僅僅在5％左右，增加的邏輯資源對FPGA芯片的使用不會造成任何影響，這種方案采用了小規模電路進行了驗證，取得了很好的結果，是一種可行的測試方案。 本文的另一工作是采用一種FPGA邏輯資源的測試算法對自主研發的FPGA芯片FDP250K的邏輯資源進行了嚴格、充分的測試，從FPGA最小的邏輯單元LC開始，首先得到一個LC的測試配置，再結合SLICE內部兩個LC的連接關系得到一個SLICE邏輯單元的4種測試配置，并且采用陣列化的測試方案，同時測試芯片內部所有的邏輯單元，使得FPGA內部的邏輯資源得完全充分的測試，測試的故障覆蓋率可達100％，測試配置由配套編程工具產生，測試取得了完滿的結果。
上傳時間： 2013-06-29
上傳用戶：Thuan
論文研究了基于Bayer格式的CCD原始圖像的顏色插值算法，并將設計的改進算法應用到以FPGA為核心的圖像采集前端。出于對成本和體積的考慮，一般的數字圖像采集系統采用單片CCD或CMOS圖像傳感器，然后在感光表面覆蓋一層顏色濾波陣列(CFA)，經過CFA后每個像素點只能獲得物理三基色(紅、綠、藍)其中一種分量，形成馬賽克圖像。為了獲得全彩色圖像，就要利用周圍像素點的值近似地計算出被濾掉的顏色分量，稱這個過程為顏色插值。由于當前對圖像采集系統的實時性要求越來越高，業內已經開始廣泛采用FPGA來進行圖像處理，充分發揮硬件并行運算的速度優勢，以求在處理速度和成像質量兩方面均達到滿意的效果。。主要的工作內容如下: 本文首先介紹了彩色濾波陣列、圖像色彩恢復和插值算法的概念，然后分析和研究了當下常用的顏色插值算法，如雙線性插值算法、加權系數法等等，指出了各個算法的特點和不足；接下來針對硬件系統并行運算的特性和實時性處理的要求，結合其中兩種算法的思路設計了適用于硬件的改進算法，該算法主要引入了方向標志位的概念以及平滑的邊界仲裁法則來檢測邊界，借鑒利用梯度的三角函數關系來判斷邊界方向，通過簡化且適用于硬件的方法計算加權系數，從而選擇合適的方向進行插值。 在介紹了FPGA用于圖像處理的優勢后，針對FPGA的特點采用模塊化結構設計，詳細闡述了本文算法的軟件實現過程及所使用到的關鍵技術；文章設計了一個以FPGA為核心的前端圖像采集平臺，并將改進插值算法應用到整個系統當中。詳細分析了采集前端的硬件需求，討論了核心芯片的選型和硬件平臺設計中的注意事項，完成了印制電路板的制作。 文章通過MATLAB仿真得到了量化的性能評估數據，并選取幾種算法在硬件平臺上運行，得到了實驗圖片。最后結合圖片的視覺效果和仿真數據對幾種不同算法的效果進行了評估和比較，證明改進的算法對圖像質量有所增強，取得了良好的效果。
上傳時間： 2013-06-11
上傳用戶：it男一枚
數字信號處理是信息科學中近幾十年來發展最為迅速的學科之一.目前,數字信號處理廣泛應用于通信、雷達、聲納、語音與圖像處理等領域.而數字信號處理算法的硬件實現一般來講有三種方式:用于通用目的的可編程DSP芯片;用于特定目的的固定功能DSP芯片組和ASIC;可以由用戶編程的FPGA芯片.隨著微電子技術的發展,采用現場可編程門陣列FPGA進行數字信號處理得到了飛速發展,FPGA正在越來越多地代替ASIC和PDSP用作前端數字信號處理的運算.該文主要探討了基于FPGA數字信號處理的實現.首先詳細闡述了數字信號處理的理論基礎,重點討論了離散傅立葉變換算法原理,由于快速傅立葉變換算法在實際中得到了廣泛的應用,該文給出了基-2FFT算法原理、討論了按時間抽取FFT算法的特點.該論文對硬件描述語言的描述方法和風格做了一定的探討,介紹了硬件描述語言的開發環境MAXPLUSII.在此基礎上,該論文詳細闡述了數字集成系統的高層次設計方法,討論了數字系統設計層次的劃分和數字系統的自頂向下的設計方法,探討了數字集成系統的系統級設計和寄存器傳輸級設計,描述了數字集成系統的高層次綜合方法.最后該文描述了數字信號處理系統結構的實現方法,指出常見的高速、實時信號處理系統的四種結構;由于FFT算法在數字信號處理中占有重要的地位,所以該文提出了用FPGA實現FFT的一種設計思想,給出了總體實現框圖;重點設計實現了FFT算法中的蝶形處理單元,采用了一種高效乘法器算法設計實現了蝶形處理單元中的旋轉因子乘法器,從而提高了蝶形處理器的運算速度,降低了運算復雜度.
上傳時間： 2013-05-23
上傳用戶：Divine
基于嵌入式技術的遠程監控系統可以達到動態、無死角的監控目的，可以對一些特殊環境進行遠程監視和控制，且不受濕度、溫度等條件的影響，廣泛應用于軍事、交通、智能家居、醫療監護等多個領域。可以解決傳統監控系統將圖像采集設備固定在一個地方而使監控范圍有限，適用場合少等弊端。 本文設計了一款基于ARM和FPGA的遠程監控系統。首先在對遠程監控系統功能分析的基礎上，設計了以ARM為主控制器和FPGA為輔助控制器的硬件電路，采用ARM芯片控制圖像采集、速度采集、網絡傳輸等干擾小的模塊，采用FPGA芯片控制電機驅動、舵機驅動、電池監控等干擾大的模塊，大大提高了系統的穩定性；其次設計了基于WinCE操作系統的圖像采集、GPIO、PWM、外中斷EINT-19的流接口驅動程序；同時設計了基于WinCE操作系統的圖像采集及壓縮、網絡通信、車模速度采集的應用程序；FPGA內部邏輯電路采用Verilog語言完成電源監控、舵機控制、直流電機控制等功能。 本系統集圖像采集和壓縮、運動控制、網絡傳輸于一體。其圖像采集速度達30幀/秒，圖像分辨率達640x480，JPEG壓縮比達10：1，控制命令響應時間為1s，網絡傳輸速率達10Mbps。其功能擴展容易，功耗低，體積小，抗干擾能力強，具有很好的市場前景。
上傳時間： 2013-06-18
上傳用戶：heart520beat
