頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域，目前，常用的頻率合成技術(shù)有直接頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法，是頻率合成的一次革命。全數(shù)字化的DDS技術(shù)由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩(wěn)定度高等優(yōu)點而成為現(xiàn)代頻率合成技術(shù)中的佼佼者。隨著數(shù)字集成電路、微電子技術(shù)和EDA技術(shù)的深入研究，DDS技術(shù)得到了飛速的發(fā)展。 DDS是把一系列數(shù)字量化形式的信號通過D/A轉(zhuǎn)換形成模擬量形式的信號的合成技術(shù)。主要是利用高速存儲器作查尋表，然后通過高速D/A轉(zhuǎn)換產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其它任意波形)。一個典型的DDS系統(tǒng)應(yīng)包括以下三個部分：相位累加器可以時鐘的控制下完成相位的累加；相位一幅度碼轉(zhuǎn)換電路一般由ROM實現(xiàn)；D/A轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號。 現(xiàn)場可編程門陣列(FPGA)設(shè)計靈活、速度快，在數(shù)字專用集成電路的設(shè)計中得到了廣泛的應(yīng)用。本論文主要討論了如何利用FPGA來實現(xiàn)一個DDS系統(tǒng)，該DDS系統(tǒng)的硬件結(jié)構(gòu)是以FPGA為核心實現(xiàn)的，使用Altera公司的Cyclone系列FPGA。 文章首先介紹了頻率合成器的發(fā)展，闡述了基于FPGA實現(xiàn)DDS技術(shù)的意義；然后介紹了DDS的基本理論；接著介紹了FPGA的基礎(chǔ)知識如結(jié)構(gòu)特點、開發(fā)流程、使用工具等；隨后介紹了利用FPGA實現(xiàn)直接數(shù)字頻率合成(DDS)的原理、電路結(jié)構(gòu)、優(yōu)化方法等。重點介紹DDS技術(shù)在FPGA中的實現(xiàn)方法，給出了部分VHDL源程序。采用該方法設(shè)計的DDS系統(tǒng)可以很容易地嵌入到其他系統(tǒng)中而不用外接專用DDS芯片，具有高性能、高性價比，電路結(jié)構(gòu)簡單等特點；接著對輸出信號頻譜進行了分析，特別是對信號的相位截斷誤差和幅度量化誤差進行了詳細(xì)的討論，由此得出了改善系統(tǒng)性能的幾種方法；最后給出硬件實物照片和測試結(jié)果，并對此作了一定的分析。
上傳時間： 2013-04-24
上傳用戶：yx007699
LAMOST(Large Sky Area Multi-Obiect Fiber Spectroscopy Telescope，大天區(qū)面積多目標(biāo)光纖光譜天文望遠鏡)需要對焦而上的4 000個光纖定位單元進行精確定位，一個光纖定位單元需要兩個步進電機來驅(qū)動，即需要對8 000個電機進行驅(qū)動控制。如何對這8 000個電機進行有效的控制，是本文主要的研究內(nèi)容。 本義引入EDA(Electronic Design Automation)，技術(shù)，以FPGA和CAN總線為硬件載體來進行設(shè)計。FPGA相比較于DSP，單片機而言，具有10管腳多，資源豐富，使用靈活等優(yōu)點，可以存片內(nèi)集成多個電機的摔制，這樣對于提高系統(tǒng)的集成度，節(jié)約成本無疑有著很大的幫助。 在電機的控制當(dāng)中，其失步和過沖會直接影響到系統(tǒng)的精度，所以需要對電機脈沖頻率加以控制，對于在平穩(wěn)狀態(tài)下能正常工作的電機，失步往往發(fā)生在啟動停止等脈沖頻率突然發(fā)生改變的時刻。具體實現(xiàn)方法是通過實驗找出一條理想的加減速曲線，再將曲線離散化，并把離散化后的加減速分頻系數(shù)存儲在FPGA片內(nèi)ROM里而，當(dāng)電機運行到對應(yīng)的步數(shù)時，取出分頻系數(shù)來獲取對應(yīng)的運行頻率。 在LAMOST觀測中，光纖定位單元的零位是個很重要的基準(zhǔn)，在每次觀測之前，電機都要回零，理論上電氣零位和機械零位在同一點上，如果電氣檢測到達零位則認(rèn)為已經(jīng)到達機械零位位置。但是實際中由于裝配等一些原因，可能會出現(xiàn)零位短路和零位斷路的情況。零位斷路是指電機處于機械零位，但是電氣不能檢測到；零位短路是指電機不在機械零位，但是電氣已經(jīng)檢測到處于零位。這兩種情況會造成越界和機械零位一直被擠壓的后果，有可能會損壞光纖定位單元，為了防止這些情況出現(xiàn)，軟件程序中加入了計數(shù)器，從而從有效地保護了光纖定位單元，同時將這些狀況向上反饋，以便維護和檢修。 在本文完成之時，能夠控制驅(qū)動336個光纖定位單元的小系統(tǒng)已經(jīng)在北京天文臺興隆觀測站實際投入運行，并于2007年5月28日獲得首條光譜，取得了不錯的效果。
標(biāo)簽： 步進電機控制 驅(qū)動系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：afeiafei309
Integrating A/D converters have two characteristics incommon. First, as the name implies, their
標(biāo)簽： 7135 ICL D轉(zhuǎn)換 斜率
上傳時間： 2013-04-24
上傳用戶：matlab
模糊控制 C語言實現(xiàn) 利用模糊數(shù)學(xué)的基本思想和理論的控制方法。在傳統(tǒng)的控制領(lǐng)域里，控制系統(tǒng)動態(tài)模式的精確與否是影響控制優(yōu)劣的最主要關(guān)鍵，系統(tǒng)動態(tài)的信息越詳細(xì)，則越能達到精確控制的目的。
上傳時間： 2013-05-20
上傳用戶：shinesyh
電動機的單片機控制電動機的單片機控制電動機的單片機控制
上傳時間： 2013-07-16
上傳用戶：luyanping
隨著圖像處理技術(shù)和投影技術(shù)的不斷發(fā)展，人們對高沉浸感的虛擬現(xiàn)實場景提出了更高的要求，這種虛擬顯示的場景往往由多通道的投影儀器同時在屏幕上投影出多幅高清晰的圖像，再把這些單獨的圖像拼接在一起組成一幅大場景的圖像。而為了給人以逼真的效果，投影的屏幕往往被設(shè)計為柱面屏幕，甚至是球面屏幕。當(dāng)圖像投影在柱面屏幕的時候就會發(fā)生幾何形狀的變化，而避免這種幾何變形的就是圖像拼接過程中的幾何校正和邊緣融合技術(shù)。 一個大場景可視化系統(tǒng)由投影機、投影屏幕、圖像融合機等主要模塊組成。在虛擬現(xiàn)實應(yīng)用系統(tǒng)中，要實現(xiàn)高臨感的多屏幕無縫拼接以及曲面組合顯示，顯示系統(tǒng)還需要運用幾何數(shù)字變形及邊緣融合等圖像處理技術(shù)，實現(xiàn)諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關(guān)鍵設(shè)備在于圖像融合機，它實時采集圖形服務(wù)器，或者PC的圖像信號，通過圖像處理模塊對圖像信息進行幾何校正和邊緣融合，在處理完成后再送到顯示設(shè)備。 本課題提出了一種基于FPGA技術(shù)的圖像處理系統(tǒng)。該系統(tǒng)實現(xiàn)圖像數(shù)據(jù)的AiD采集、圖像數(shù)據(jù)在SRAM以及SDRAM中的存取、圖像在FPGA內(nèi)部的DSP運算以及圖像數(shù)據(jù)的D/A輸出。系統(tǒng)設(shè)計的核心部分在于系統(tǒng)的控制以及數(shù)字信號的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片，并利用VerilogHDL硬件描述語言在FPGA內(nèi)部設(shè)計了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。 本課題在FPGA圖像處理系統(tǒng)中設(shè)計了一個ARM處理器模塊，用于上電時對系統(tǒng)在圖像變化處理時所需參數(shù)進行傳遞，并能實時從上位機更新參數(shù)。該設(shè)計在提高了系統(tǒng)性能的同時也便于系統(tǒng)擴展。 本文首先介紹了圖像處理過程中的幾何變化和圖像融合的算法，接著提出了系統(tǒng)的設(shè)計方案及模塊劃分，然后圍繞FPGA的設(shè)計介紹了SDRAM控制器的設(shè)計方法，最后介紹了ARM處理器的接口及外圍電路的設(shè)計。
上傳時間： 2013-04-24
上傳用戶：1047385479
現(xiàn)代家庭中單相供電的用電設(shè)備如電腦、電視機、冰箱等都具有非線性特性，都會產(chǎn)生諧波污染電網(wǎng)。本文針對這一現(xiàn)象研究了單相并聯(lián)電壓型有源電力濾波器（APF），設(shè)計了一個APF控制系統(tǒng)來產(chǎn)生與諧波電流大小相等方向相反的補償電流，并使補償電流實時地跟蹤諧波電流，從而消除諧波電流達到凈化電網(wǎng)。 本文對提出的APF控制系統(tǒng)從模擬和數(shù)字兩個方面進行了深入的研究。 首先，設(shè)計了APF的主電路結(jié)構(gòu)，確定了系統(tǒng)中電感電容等元件參數(shù)，并根據(jù)仿真結(jié)果系統(tǒng)地分析了參數(shù)變化對系統(tǒng)補償效果的影響，然后根據(jù)補償效果選擇最佳的參數(shù)值。 其次，針對控制系統(tǒng)要求，選用適合系統(tǒng)的電流電壓PI雙環(huán)控制系統(tǒng)，通過參數(shù)優(yōu)化后得到了控制器的最優(yōu)參數(shù)，使控制效果達到最優(yōu)。并從理論上詳細(xì)分析了無差拍控制算法。 最后，利用滯環(huán)比較原理制作了10KHz的三角波發(fā)生器，用于PWM調(diào)制電路。在對硬件描述語言以及FPGA設(shè)計流程深入理解的基礎(chǔ)上，利用Verilog語言實現(xiàn)了雙環(huán)PI控制器和PWM發(fā)生電路的數(shù)字化，使得有源電力濾波器補償精度提高，有更好的可修改性，可使用于很多不同的非線性負(fù)載。
標(biāo)簽： 單相 有源濾波器 控制系統(tǒng)
上傳時間： 2013-07-27
上傳用戶：aa17807091
在傳統(tǒng)的電力電子電路中，DC/DC變換器通常采用模擬電路實現(xiàn)電壓或電流的控制。數(shù)字控制與模擬控制相比，有著顯著的優(yōu)點，數(shù)字控制可以實現(xiàn)復(fù)雜的控制策略，同時大大提高系統(tǒng)的可靠性和靈活性，并易于實現(xiàn)系統(tǒng)的智能化。但目前數(shù)字控制基本上限于電力傳動領(lǐng)域，DC/DC變換器由于其開關(guān)頻率較高，一般其外圍功能由DSP或微處理器完成，而控制的核心，如PWM發(fā)生等大多采用專用控制芯片實現(xiàn)。FPGA由于其快速性、靈活性及保密性等優(yōu)點，近年來在數(shù)字控制領(lǐng)域受到越來越多的關(guān)注。基于FPGA的DC/DC變換器是電力電子領(lǐng)域重要的研究方向之一。本文研究了同步Buck變換器的建模、設(shè)計及仿真，采用Xinlix的VIRTEX-Ⅱ PRO FPGA開發(fā)板實現(xiàn)了Buck變換器的全數(shù)字控制。 論文首先從Buck變換器的理論分析入手，根據(jù)它的物理特性，研究了該變換器的狀態(tài)空間平均模型和小信號分析。為了獲得高性能的開關(guān)電源，提出并分析了混雜模型設(shè)計方案，然后進行了控制器設(shè)計。并采用MATLAB/SIMULINK建立了同步Buck電路的仿真模型，并進行仿真研究。浮點仿真的運算精度與溢出問題，影響了仿真的精度。為了克服這些不足，作者采用了定點仿真方法，得到了滿意的仿真結(jié)果。論文還著重論述了開關(guān)電源的數(shù)字控制器部分，數(shù)字控制器一般由三個主要功能模塊組成：模數(shù)轉(zhuǎn)換器、數(shù)字脈寬調(diào)制器(Digital PulseWidth Modulation：DPWM)和數(shù)字補償器。文中重點研究了DPWM和數(shù)字補償器，闡述了目前高頻數(shù)字控制變換器中存在的主要問題，特別是高頻狀態(tài)下DPWM分辨率較低，影響控制精度，甚至引起極限環(huán)(Limit Cycling)現(xiàn)象，對DPWM分辨率的提高與系統(tǒng)硬件工作頻率之間的矛盾、DPWM分辨率與A/D分辨率之間的關(guān)系等問題作了全面深入的分析。論文提出了一種新的提高DPWM分辨率的方法，該方法在不提高系統(tǒng)硬件頻率的前提下，采用軟件使DPWM的分辨率大大提高。作者還設(shè)計了兩種數(shù)字補償器，并進行了分析比較，選擇了合適的補償算法，達到了改善系統(tǒng)性能的目的。 設(shè)計完成后，作者使用ISE 9.1i軟件進行了FPGA實現(xiàn)的前、后仿真，驗證了所提出理論及控制算法的正確性。作者完成了Buck電路的硬件制作及基于FPGA的軟件設(shè)計，采用32MHz的硬件晶振實現(xiàn)了11-bit的DPWM分辨率，開關(guān)頻率達到1MHz，得到了滿意的系統(tǒng)性能，論文最后給出了仿真和實驗結(jié)果。
標(biāo)簽： FPGA DCDC 高頻 數(shù)字
上傳時間： 2013-07-23
上傳用戶：kristycreasy
在航空航天，遙感測量，安全防衛(wèi)以及家用影視娛樂等領(lǐng)域，要求能及時保存高清晰度的視頻信號供后期分析、處理、研究和欣賞。因此，研究一套處理速度快，性能可靠，使用方便，符合行業(yè)相關(guān)規(guī)范的高清視頻編解碼系統(tǒng)是十分必要的。 本文首先介紹了高清視頻的發(fā)展歷史。并就當(dāng)前相關(guān)領(lǐng)域的發(fā)展闡述了高清視頻編解碼系統(tǒng)的設(shè)計思路，提出了可行的系統(tǒng)設(shè)計方案。基于H.264的高清視頻編碼系統(tǒng)對處理器的要求非常高，一般的DSP和通用處理器難以達到性能要求。本系統(tǒng)選擇富士通公司最新的專用視頻編解碼芯片MB86H51，實時編解碼分辨率達到1080p的高清視頻。芯片具有壓縮率高，功耗低，體積小等優(yōu)點。系統(tǒng)的控制設(shè)備由三塊FPGA芯片和ARM控制器共同完成。FPGA芯片分別負(fù)責(zé)視頻輸入輸出，碼流輸入輸出和主編解碼芯片的控制。ARM作為上層人機交互的控制器，向系統(tǒng)使用者提供操作界面，并與主控FPGA相連。方案實現(xiàn)了高清視頻的輸入，實時編碼和碼流存儲輸出等功能于一體，能夠編碼1080p的高清視頻并存儲在硬盤中。系統(tǒng)開發(fā)的工作難點在于FPGA的程序設(shè)計與調(diào)試工作。其次，詳細(xì)介紹了FPGA在系統(tǒng)中的功能實現(xiàn)，使用的方法和程序設(shè)計。使用VHDL語言編程實現(xiàn)I2C總線接口和接口控制功能，利用stratix系列FPGA內(nèi)置的M4K快速存儲單元實現(xiàn)128K的命令存儲ROM，并對設(shè)計元件模塊化，方便今后的功能擴展。編程實現(xiàn)了PIO模式的硬盤讀寫和SDRAM接口控制功能，實現(xiàn)高速的數(shù)據(jù)存儲功能。利用時序狀態(tài)機編程實現(xiàn)主芯片編解碼控制功能，完成編解碼命令的發(fā)送和狀態(tài)讀取，并對設(shè)計思路，調(diào)試結(jié)果和FPGA資源使用情況進行分析。著重介紹設(shè)計中用到的最新芯片及其工作方式，分析設(shè)計過程中使用的最新技術(shù)和方法。有很強的實用價值。最后，論文對系統(tǒng)就不同的使用情況提出了可供改進的方案，并對與高清視頻相關(guān)的關(guān)鍵技術(shù)作了分析和展望。
標(biāo)簽： 高清視頻 編解碼 系統(tǒng)控制 模塊設(shè)計
上傳時間： 2013-07-26
上傳用戶：shanml
通用異步收發(fā)器UART(Universal Asynchronous Receiver/Transmitter)是廣泛使用的串行傳輸協(xié)議。串行外設(shè)用到異步串行接口一般采用專用集成電路實現(xiàn)。但是這類芯片一般包含許多輔助模塊，而時常不需要使用完整的UART的功能和輔助功能，或者當(dāng)在FPGA上設(shè)計時，需要將UART功能集成到FPGA內(nèi)部而不能使用芯片。藍牙主機控制器接口則是實現(xiàn)主機設(shè)備與藍牙模塊之間互操作的控制部件。當(dāng)在使用藍牙設(shè)備的時候尤其是在監(jiān)控場所，接口控制器在控制數(shù)據(jù)與計算機的傳輸上就起了至關(guān)重要的作用。 論文針對信息技術(shù)的發(fā)展和開發(fā)過程中的實際需要，設(shè)計了一個藍牙HCI-UART(Host Controller Interface-Universal Asynchronous Receiver/Transmitter)控制接口的模塊。使用VHDL將其核心功能集成，既可以單獨使用，也可集成到系統(tǒng)芯片中，并且整個設(shè)計緊湊、穩(wěn)定且可靠，其用途廣泛，具有一定的使用價值。 本設(shè)計采用TOP-DOWN設(shè)計方法，整體上分為UART接口和藍牙主機控制器接口兩部分。首先根據(jù)UART和藍牙主機控制器接口的實現(xiàn)原理和設(shè)計指標(biāo)要求進行系統(tǒng)設(shè)計，對系統(tǒng)劃分模塊以及各個模塊的信號連接；然后進行模塊設(shè)計，設(shè)計出每個模塊的功能，并用VHDL語言編寫代碼來實現(xiàn)模塊功能；再使用ISE8.2I自帶的仿真器對各模塊進行功能仿真和時序仿真；最后進行硬件驗證，在Virtex-II開發(fā)板上對系統(tǒng)進行功能驗證。實現(xiàn)了發(fā)送、接收和波特率發(fā)生等功能，驗證了結(jié)果，表明設(shè)計正確，功能良好，符合設(shè)計要求。
上傳時間： 2013-04-24
上傳用戶：tianyi223
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
