介紹一種基于CSMC0.5 μm工藝的低溫漂高電源抑制比帶隙基準電路。本文在原有Banba帶隙基準電路的基礎(chǔ)上,通過采用共源共柵電流鏡結(jié)構(gòu)和引入負反饋環(huán)路的方法,大大提高了整體電路的電源抑制比。 Spectre仿真分析結(jié)果表明:在-40~100 ℃的溫度范圍內(nèi),輸出電壓擺動僅為1.7 mV,在低頻時達到100 dB以上的電源抑制比(PSRR),整個電路功耗僅僅只有30 μA。可以很好地應用在低功耗高電源抑制比的LDO芯片設計中。
標簽: CMOS 高電源抑制 帶隙基準 電壓源
上傳時間: 2013-10-27
上傳用戶:thesk123
凌力爾特公司提供了一個規(guī)模龐大且不斷成長的高電壓 DC/DC 轉(zhuǎn)換器繫列,這些器件是專為驅(qū)動高功率 LED 而設計的。
標簽: LED 高電壓 降壓型轉(zhuǎn)換器 驅(qū)動高功率
上傳時間: 2013-11-12
上傳用戶:playboys0
基于LabVIEW的高精度電流源設計與實現(xiàn)
標簽: LabVIEW 高精度 電流源設計
上傳時間: 2013-11-11
上傳用戶:cuiyashuo
在傳統(tǒng)正溫度系數(shù)電流基礎(chǔ)上,增加兩種不同材料的電阻以實現(xiàn)帶隙基準的二階溫度補償,采用具有反饋偏置的折疊共源共柵運算放大器,使得所設計的帶隙基準電路,具有較高的精度和溫度穩(wěn)定性。
標簽: 高精度 帶隙基準源
上傳時間: 2013-10-18
上傳用戶:604759954
超低漏失線性穩(wěn)壓器的技術(shù)關(guān)鍵,是基準源模塊的設計,在對雙極型LDO穩(wěn)壓器進行分析的基礎(chǔ)上,提出了對其關(guān)鍵模塊基準電壓源進行高精度的設計的方案。
標簽: LDO 穩(wěn)壓器 電壓基準源 分
上傳時間: 2013-12-07
上傳用戶:guojin_0704
摘要:采用共源共柵運算放大器作為驅(qū)動,設計了一種高電源抑制比和低溫度系數(shù)的帶隙基準電壓源電路,并在TSMC0.18Um CMOS工藝下,采用HSPICE進行了仿真.仿真結(jié)果表明:在-25耀115益溫度范圍內(nèi)電路的溫漂系數(shù)為9.69伊10-6/益,電源抑制比達到-100dB,電源電壓在2.5耀4.5V之間時輸出電壓Vref的擺動為0.2mV,是一種有效的基準電壓實現(xiàn)方法.關(guān)鍵詞:帶隙基準電壓源;電源抑制比;溫度系數(shù)
標簽: 高電源抑制 帶隙基準 電壓源
上傳時間: 2013-11-19
上傳用戶:王成林。
設計了一種由直接數(shù)字頻率合成(DDS)、倍頻鏈構(gòu)成的三次變頻直接頻率合成方案,實現(xiàn)了低相噪捷變頻高分辨率毫米波雷達頻率合成器設計。利用直接頻率合成器的倍頻輸出取代傳統(tǒng)三次變頻毫米波頻率源的鎖相環(huán)(PLL),同時提供線性調(diào)頻(LFM)信號,優(yōu)化DDS和變頻方案的頻率配置關(guān)系。利用FPGA電路進行高速控制,較好地解決了毫米波頻率合成器各技術(shù)指標之間的矛盾。實測結(jié)果表明,采用該方案的毫米波頻率合成器在本振跳頻帶寬為160 MHz時,線性調(diào)頻頻率分辨率可達0.931 Hz,最大頻率轉(zhuǎn)換時間小于2 ?滋s,最大雜散低于-60 dBc,相位噪聲優(yōu)于-90 dBc/Hz。
標簽: 毫米波 捷變 高分辨率 雷達
上傳時間: 2014-01-06
上傳用戶:brain kung
另外一款開放源碼的高質(zhì)量p2p源碼軟件,可以幫助大家了解p2p的精髓
標簽: p2p 開放源碼 高質(zhì)量 源碼
上傳時間: 2015-01-24
上傳用戶:冇尾飛鉈
java請一定要上載質(zhì)量高而且本站沒有的源碼。
標簽: java 質(zhì)量 源碼
上傳時間: 2015-02-08
上傳用戶:zhaiyanzhong
采用高斯消元法實現(xiàn)的n階線性方程組求解程序;
標簽: 高斯 線性 方程 程序
上傳時間: 2013-12-18
上傳用戶:huannan88
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1