亚洲欧美一区二区原创,日韩一区二区三区色,在线看三级电影

高速傳輸

高速數字設計中文版.rar

高速數字設計中的圣經，也叫黑魔書。這本書是專門為電路設計工程師寫的它主要描述了模擬電路原理在高速數字電路設計中的分析應用。它告訴了大家在高速數字電路設計中遇到這些問題應該怎么去解決。他詳細分析了這些問題產生的原因和過程。

標簽： 高速數字

上傳時間： 2013-04-24

上傳用戶：lht618
高速PCB的地線布線設計

本文針對高速PCB板信號接地設計中存在接地噪聲及電磁輻射等問題,提出了高速PCB接地模型,并從PCB設計中布線策略的分析和去耦電容的使用等幾個方面討論了解決高速PCB板的接地噪聲和電磁輻射問題的方法。

標簽： PCB 地線布線設計

上傳時間： 2013-04-24

上傳用戶：jingfeng0192
基于FPGA的高速采樣自適應濾波系統的研究

自適應濾波器的硬件實現一直是自適應信號處理領域研究的熱點。隨著電子技術的發展，數字系統功能越來越強大，對器件的響應速度也提出更高的要求。本文針對用通用DSP 芯片實現的自適應濾波器處理速度低和用HDL語言編寫底層代碼用FPGA實現的自適應濾波器開發效率低的缺點，提出了一種基于DSP Builder系統建模的設計方法。以隨機2FSK信號作為研究對象，首先在matlab上編寫了LMS去噪自適應濾波器的點M文件，改變自適應參數，進行了一系列的仿真，對算法迭代步長、濾波器的階數與收斂速度和濾波精度進行了研究，得出了最佳自適應參數，即迭代步長μ=0.0057，濾波器階數m=8，為硬件實現提供了參考。然后，利用最新DSP Builder工具建立了基于LMS算法的8階2FSK信號去噪自適應濾波器的模型，結合多種EDA工具，在EPFlOKl00EQC208-1器件上設計出了最高數據處理速度為36.63MHz的8階LMS自適應濾波器，其速度是文獻[3]通過編寫底層VHDL代碼設計的8階自適應濾波器數據處理速度7倍多，是文獻[50]采用DSP通用處理器TMS320C54X設計的8階自適應濾波器處理速度25倍多，開發效率和器件性能都得到了大大地提高，這種全新的設計理念與設計方法是EDA技術的前沿與發展方向。最后，采用異步FIFO技術，設計了高速采樣自適應濾波系統，完成了對雙通道AD器件AD9238與自適應濾波器的高速匹配控制，在QuartusⅡ上進行了仿真，給出了系統硬件實現的原理框圖，并將采樣濾波控制器與異步FIF0集成到同一芯片上，既能有效降低高頻可能引起的干擾又降低了系統的成本。

標簽： FPGA 高速采樣自適應濾波

上傳時間： 2013-06-01

上傳用戶：ynwbosss
基于FPGA的甚短距離高速并行光傳輸系統研究

甚短距離傳輸(VSR)是一種用于短距離(約300 m～600m)內進行數據傳輸的光傳輸技術.它主要應用于網絡中的交換機、核心路由器(CR)、光交叉連接設備(OXC)、分插復用器(ADM)和波分復用(WDM)終端等不同層次設備之間的互連,具有構建方便、性能穩定和成本低等優點,是光通信技術發展的一個全新領域,逐漸成為國際通用的標準技術,成為全光網的一個重要組成部分. 本文深入研究了VSR并行光傳輸系統,完成了VSR技術的核心部分--轉換器子系統的設計與實現,使用現場可編程陣列FPGA(Field Programmable GateArray)來完成轉換器電路的設計和功能實現.深入研究現有VSR4-1.0和VSR4-3.0兩種并行傳輸標準,在其技術原理的基礎上,提出新的VSR并行方案,提高了多模光纖帶的信道利用率,充分利用系統總吞吐量大的優勢,為將來向更高速率升級提供了依據.根據萬兆以太網的技術特點和傳輸要求,提出并設計了用VSR技術實現局域和廣域萬兆以太網在較短距離上的高速互連的系統方案,成功地將VSR技術移植到萬兆以太網上,實現低成本、構建方便和性能穩定的高速短距離傳輸. 本文所有的設計均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上實現,采用Altera的Quartus Ⅱ開發工具和 Verilog HDL硬件描述語言完成了VSR4-1.0轉換器集成電路和萬兆以太網的SERDES的設計和仿真,并給出了各模塊的電路結構和仿真結果.仿真的結果表明,所有的設計均能正確的實現各自的功能,完全能夠滿足10Gb/s高速并行傳輸系統的要求.

標簽： FPGA 短距離光傳輸高速并行

上傳時間： 2013-07-14

上傳用戶：han0097
基于FPGA的機載高速數據記錄系統的研究

本文將電路接口技術與硬件可編程技術相結合，提出了用可編程芯片來控制IDE硬盤進行高速數據記錄，能夠滿足機載數據記錄設備重量輕、容量大、速度快的要求。論文對硬盤ATA接口標準進行了研究，對VHDL語言、現場可編程門陣列器件(FPGA)實現硬件電路的原理和方法進行了深入分析，在此基礎上完成了基于FPGA的數據記錄控制器的設計。文中選擇了具有低功耗、低成本、高性能的FPGA芯片(型號為CycloneEP1C3T144C8)，將各功能模塊級聯成系統在該芯片上完成了控制器系統級的設計與仿真驗證，驗證結果表明了用FPGA實現高速數據記錄控制器的可行性。所設計的VHDL代碼經QuartusⅡ綜合、布局布線、管腳分配后，在FPGA內部可以達到104.46Mhz的電路工作速度，FPGA與硬盤之間采用ATA接口的UltraDMA模式2傳輸方式，可以達到33.3MByte/s的突發數據傳輸率。文中對所用到的FPGA設計技術給予了詳細說明，對各功能模塊的設計給予了詳細闡述，對關鍵設計給出了VHDL源代碼，還討論了FPGA設計中時序約束的作用，給出了本文所做時序約束的方法。本文中所論述的工作對以后機載數據記錄系統的設計具有重要的鋪墊作用。文中在總結所做工作的同時，還對下一步工作提出了有益的建議。

標簽： FPGA 機載高速數據記錄系統

上傳時間： 2013-08-05

上傳用戶：hanli8870
基于FPGA的高速高階FIR濾波器設計

　　隨著雷達、圖像、通信等領域對信號高速處理的要求，研究人員正尋求高速的數字信號處理算法，以滿足這種高速地處理數據的需要。常用的高速實時數字信號處理的器件有ASIC、可編程的數字信號處理芯片、FPGA，等等。　　本文研究了時域FPGA上實現高速高階FIR數字濾波器結構，并實現了高壓縮比的LFM脈沖信號的匹配濾波。文章根據FIR數字濾波器理論，分析比較實現了FIR濾波器的方法；使用并行分布式算法，在Xilinx的VirtexⅡFPGA系列芯片上設計了高速高階FIR濾波器。并詳細進行了分析；設計出了一個256階的線性調頻脈沖壓縮信號的匹配濾波器設計實例，并用ModelSim軟件進行了仿真。

標簽： FPGA FIR 濾波器設計

上傳時間： 2013-07-18

上傳用戶：yt1993410
基于FPGA的高速IPSec協議實現技術研究

隨著國際互聯網絡的迅猛發展，網絡應用的不斷豐富，Intenret已經從最初以學術交流為目的而演變為商業行為，網絡安全性需求日益增加，高速網絡安全保密成為關注的焦點，在安全得到保障的情況下，為了滿足網速無限制的追求，高速網絡硬件加密設備也必將成為需求熱點。另一方面，IPSec協議被廣泛的應用于防火墻和安全網關中，但對IPSec協議的處理會大大增加網關的負載，成為千兆網實現的瓶頸。本文便是針對上述現狀，研究基于高性能FPGA實現千兆IPSec協議的設計技術。目前，國外IPSec協議實現已經芯片化，達到幾千兆的速率，但是國內產品多以軟件實現，速度難以提高。本文采用的基于FPGA的IPSec技術方案，采用硬件實現隧道模式下的IPSec協議，為IP分組及其上層協議數據提供機密性、數據完整性驗證以及數據源驗證等安全服務。在以VPN為實施方案的基礎上，構建了以KDIPSec為設備原型以IPSec協議為出發點的千兆網絡系統環境模型，從硬件體系結構到各個模塊的劃分以及各個模塊實現的功能這幾個方面描述了KDIPSec實現技術，最后描述了一些關鍵模塊的FPGA設計和和仿真。所有處理模塊均在Xilinx公司的FPGA芯片中實現，處理速率超過1Gb/s。

標簽： IPSec FPGA 協議實現技術

上傳時間： 2013-07-03

上傳用戶：wfl_yy
華為《高速數字電路設計教材》

這本書是專門為電路設計工程師寫的。它主要描述了模擬電路原理在高速數字電路設計中的分析應用。通過列舉很多的實例，作者詳細分析了一直困擾高速電路路設計工程師的鈴流、串擾和輻射噪音等問題。

標簽： 華為高速數字電路設計教材

上傳時間： 2013-04-24

上傳用戶：hsj3927
基于ARM多核平臺的打印機JPEG高速解碼引擎設計與實現

大多數現在的PCL打印機驅動程序都是將需要打印的文件(包括圖形或者文本)處理成JPEG文件發送到打印機進行打印，因為這樣一方面可以減少發送給打印機的數據量，一方面可以極大的簡化驅動程序的開發。而在打印機內部，這些JPEG文件又被解碼成BMP文件進行進一步的處理。采用這種方式工作的打印機JPEG解碼的工作占據了其CPU時間的一半以上，所以JPEG文件解碼引擎是打印機的核心之一，提高JPEG的解碼速度對于提高打印機的處理能力至關重要。同時，JPEG文件解碼工作是一個計算密集型的作業，主要有兩個辦法提高它的速度：一個是設計更高效的算法，一個是采用性能更加強勁的CPU設備。在單核CPU的嵌入式環境中，JPEG編解碼速度已經幾乎到了極限，難有提升的空間，然而近兩年多核嵌入式芯片的出現，為大幅度提升它的性能提供了可能。本文基于嵌入式的Linux平臺，采用ARM11 MPCore4核處理器，針對PCL，XL打印機控制語言的JPEG文件解碼設計和實現了一個高速引擎，主要內容為：分析和解碼PCL，XL文件，提取出其中的JPEG文件。對JPEG文件實現并行化解碼，在多個處理器核上并行處理，并針對多核處理器構架進行內存讀取等方面的優化。針對多核處理器的特點和優勢，設計和實現多線程調度算法。總結和提取數據，分析多核處理器相對于單核處理器的性能提升。另外，為便于讀者理解，文中簡要介紹了ARM(SIMD)指令集，嵌入式匯編以及與硬件相關的一些概念。

標簽： JPEG ARM 多核打印機

上傳時間： 2013-06-16

上傳用戶：scorpion
高速PCB的過孔設計

在高速PCB設計中，過孔設計是一個重要因素，它由孔、孔周圍的焊盤區和POWER層隔離區組成，通常分為盲孔、埋孔和通孔三類。在PCB設計過程中通過對過孔的寄生電容和寄生電感分析，總結出高速PCB

標簽： PCB 過孔

上傳時間： 2013-06-17

上傳用戶：xfbs821