全志H6 開發(fā)板評估板 CADENCE_ORCAD硬件原理圖+PCB文件，全志H6采用arm 四核A53架構(gòu)，搭配MaliT720 GPU，支持OpenGL3.1，支持DDR4、EMMC5.0，芯片性能比上一代提高77%，解碼支持4K@60fps，最高分辨率可達(dá)6K(5780×2890)，支持 HDR10、HLG，并集成Allwinner Smartcolor3.0智能畫質(zhì)引擎，另外，H6還提供了多種高速接口，包括USB3.0，PCIe2.0，千兆網(wǎng)口等，傳輸更快，信號更強(qiáng)。
標(biāo)簽： h6開發(fā)板 orcad
上傳時(shí)間： 2022-05-12
上傳用戶：XuVshu
文章主要討論了一種基于Xilinx FPGA及VPX（VITA46）架構(gòu)的高性能雷達(dá)信號處理系統(tǒng)的設(shè)計(jì)方案，詳細(xì)分析了系統(tǒng)指標(biāo)與系統(tǒng)結(jié)構(gòu)并全面論述了整個(gè)系統(tǒng)各部分的設(shè)計(jì)方案和硬件實(shí)現(xiàn)。系統(tǒng)包括高速信號采集/回放板卡、高速大容量數(shù)據(jù)存儲(chǔ)板卡、高速信號處理板卡、高速信號交換板卡及高速系統(tǒng)背板等五類板卡。各類板卡通過高速VPX總線連接并被組裝在雷達(dá)信號處理機(jī)箱內(nèi)構(gòu)成一套高擴(kuò)展性、高性能的雷達(dá)信號處理系統(tǒng)。系統(tǒng)全采用Xilinx Virtex5FPGA高速現(xiàn)場可編程邏輯器件為主處理器及主控制器。信號采集/回放板使用基于FMC（VITA57）高速接口的子母板設(shè)計(jì)，提高了系統(tǒng)的靈活性和通用性；大容量數(shù)據(jù)存儲(chǔ)板采用由高密度固態(tài)存儲(chǔ)芯片F(xiàn)lash（閃存）組成的數(shù)據(jù)存儲(chǔ)整列，提高了數(shù)據(jù)存儲(chǔ)容量及存儲(chǔ)帶寬；信號處理板使用多片F(xiàn)PGA高效并行處理架構(gòu)，提升系統(tǒng)運(yùn)算能力及處理速率；同時(shí)系統(tǒng)采用FPGA高速串行口結(jié)合VPX總線架構(gòu)并整合千兆以太網(wǎng)技術(shù)，加大了系統(tǒng)數(shù)據(jù)吞吐能力。關(guān)鍵詞：XilinxFPGA,高性能,雷達(dá)信號處理系統(tǒng),VPX
標(biāo)簽： Xilinx FPGA 雷達(dá)信號處理系統(tǒng)
上傳時(shí)間： 2022-07-27
上傳用戶：
VIP專區(qū)-嵌入式/單片機(jī)編程源碼精選合集系列（21）資源包含以下內(nèi)容：1. 飛利普d12芯片的測試源碼.2. 三星fs44b0 bootloader源程序和鏡象文件.3. I2C 庫文件協(xié)議.4. 液晶兼容0701.5. 24c02 的讀寫程序.6. mcu isp cheng xu.7. ISP 1581USB2.0 高速接口頭文件.8. LCD的顯示C編程.9. S3C2410 jtag編程和可用的.10. TI公司TMS320VC5509的外設(shè)驅(qū)動(dòng)程序.11. 2407嵌入式系統(tǒng)程序（c語言).12. GPS 數(shù)據(jù)接收分析.13. E-1330點(diǎn)陣液晶屏驅(qū)動(dòng)程序.14. 使用軟件的方法實(shí)現(xiàn)A/D功能.15. 24c01-24c16讀寫驅(qū)動(dòng)程序.16. P89CXX編程器控制CPU接收和控制程序.17. //軟件紅外線接收程序 //該軟件是很久以前做的.18. 通用93c06-93c86系列.19. 8139 rtl 源代碼.20. VxWork的開發(fā)培訓(xùn)教程.21. 這是VXWORK培訓(xùn)教程的第2部（共15部）01Getting_Started.22. VXWORK的培訓(xùn)教程.23. VXWORK的培訓(xùn)教程03WindSh_and_Browser.24. VXWORK的培訓(xùn)教程04CrossWind.25. VXWORK培訓(xùn)教程05Real-Time_Multitasking.26. VXWORK培訓(xùn)教程06WindView2.0.27. VXWORK的培訓(xùn)教程07Semaphores.28. VXWORK培訓(xùn)教程08Intertask_Communication.29. VXWORK培訓(xùn)教程.30. VxWork的開發(fā)培訓(xùn)教程.31. VxWork的開發(fā)培訓(xùn)教程.32. VxWork的開發(fā)培訓(xùn)教程.33. VxWork的開發(fā)培訓(xùn)教程.34. atmel flash 燒寫源代碼.35. 電子琴程序,硬件 p2.6經(jīng)過兩個(gè)三極管9013放大 接上一塊小喇叭.36. 測溫程序源代碼可以供恒溫控制系統(tǒng)借用的好程序.37. 中文顯示廣告牌程序.38. avrusb源碼.39. avr的fat文件系統(tǒng)測試程序.40. 一個(gè)很好用的報(bào)警代碼.
標(biāo)簽： 2008 iso 機(jī)械設(shè)計(jì)手冊 軟件
上傳時(shí)間： 2013-05-30
上傳用戶：eeworm
簡單的高速接口，F(xiàn)PGA和高速AD的接口編程-Simple high-speed
標(biāo)簽： 精密 設(shè)計(jì)方法
上傳時(shí)間： 2013-07-21
現(xiàn)代社會(huì)信息量爆炸式增長，由于網(wǎng)絡(luò)、多媒體等新技術(shù)的發(fā)展，用戶對帶寬和速度的需求快速增加。并行傳輸技術(shù)由于時(shí)鐘抖動(dòng)和偏移，以及PCB布線的困難，使得傳輸速率的進(jìn)一步提升面臨設(shè)計(jì)的極限；而高速串行通信技術(shù)憑借其帶寬大、抗干擾性強(qiáng)和接口簡單等優(yōu)勢，正迅速取代傳統(tǒng)的并行技術(shù)，成為業(yè)界的主流。 本論文針對目前比較流行并且有很大發(fā)展?jié)摿Φ膬煞N高速串行接口電路——高速鏈路口和Rocket I/O進(jìn)行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺(tái)進(jìn)行仿真設(shè)計(jì)。本論文的主要工作是以某低成本相控陣?yán)走_(dá)信號處理機(jī)為設(shè)計(jì)平臺(tái)，在其中的一塊信號處理板上，進(jìn)行了基于LVDS(Low VoltageDifferential Signal)技術(shù)的高速LinkPort(鏈路口)設(shè)計(jì)和基于CML(Current ModeLogic)技術(shù)的Rocket I/O高速串行接口設(shè)計(jì)。首先在FPGA的軟件中進(jìn)行程序設(shè)計(jì)和功能、時(shí)序的仿真，當(dāng)仿真驗(yàn)證通過之后，重點(diǎn)是在硬件平臺(tái)上進(jìn)行調(diào)試。硬件調(diào)試驗(yàn)證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進(jìn)行數(shù)據(jù)的互相傳送，接收和發(fā)送的數(shù)據(jù)相同，證明了高速鏈路口設(shè)計(jì)的正確性。并且在硬件調(diào)試時(shí)對Rocket IO GTP收發(fā)器進(jìn)行回環(huán)設(shè)計(jì)，經(jīng)過回環(huán)之后接收到的數(shù)據(jù)與發(fā)送的數(shù)據(jù)相同，證明了Rocket I/O高速串行接口設(shè)計(jì)的正確性。
標(biāo)簽： FPGA 高速串行 接口模塊
上傳時(shí)間： 2013-04-24
上傳用戶：戀天使569
隨著信息社會(huì)的發(fā)展，人們要處理的各種信息總量變得越來越大，尤其在處理大數(shù)據(jù)量與實(shí)時(shí)處理數(shù)據(jù)方面，對處理設(shè)備的要求是非常高的。為滿足這些要求，實(shí)時(shí)快速的各種CPU、處理板應(yīng)運(yùn)而生。這類CPU與板卡處理數(shù)據(jù)速度快，效率高，并且不斷的完善與發(fā)展。此類板卡要求與外部設(shè)備通訊，同時(shí)也要進(jìn)行內(nèi)部的數(shù)據(jù)交換，于是板卡的接口設(shè)備調(diào)試與內(nèi)部數(shù)據(jù)交換也成為必須要完成的工作。本文所作的工作正是基于一種高速通用信號處理板的外部接口和內(nèi)部數(shù)據(jù)通道的設(shè)計(jì)。 本文首先介紹了通用信號處理板的應(yīng)用開發(fā)背景，包括此類板卡使用的處理芯片、板上設(shè)備、發(fā)展概況以及和外部相連的各種總線概況，同時(shí)說明了本人所作的主要工作。 其次，介紹了PCI接口的有關(guān)規(guī)范，給出了通用信號處理板與CPCI的J1口的設(shè)計(jì)時(shí)序；介紹了DDR存儲(chǔ)器的概況、電平標(biāo)準(zhǔn)以及功能寄存器，并給出了與DDR．存儲(chǔ)器接口的設(shè)計(jì)時(shí)序；介紹了片上主要數(shù)據(jù)處理器件TS-202的有關(guān)概況，設(shè)計(jì)了板卡與DSP的接口時(shí)序。 再次，介紹了Altera公司FPGA的程序設(shè)計(jì)流程，并使用VHDL語言編程完成各個(gè)模塊之間的數(shù)據(jù)傳遞，并重點(diǎn)介紹了DDR控制核的編寫。 再次，介紹了WDM驅(qū)動(dòng)程序的結(jié)構(gòu)，程序設(shè)計(jì)方法等。 最后，通過從工控機(jī)向通用信號處理板寫連續(xù)遞增的數(shù)據(jù)驗(yàn)證了整個(gè)系統(tǒng)已經(jīng)正常工作。實(shí)現(xiàn)了信號處理板內(nèi)部數(shù)據(jù)通道設(shè)計(jì)以及與外部接口的通訊；并且還提到了對此設(shè)計(jì)以后地完善與發(fā)展。 本文所作的工作如下： 1、設(shè)計(jì)完成了處理板各接口時(shí)序，使處理板可以從接口接受/發(fā)送數(shù)據(jù)。 2、完成了FPGA內(nèi)部的數(shù)據(jù)通道的設(shè)計(jì)，使數(shù)據(jù)可以從CPCI準(zhǔn)確的傳送到DSP進(jìn)行處理，并編寫了DSP的測試程序。 3、完成了DDR SDRAM控制核的VHDL程序編寫。 4、完成了PCI驅(qū)動(dòng)程序的編寫。
標(biāo)簽： FPGA 高速并行 信號處理板 數(shù)據(jù)接口
上傳時(shí)間： 2013-06-30
上傳用戶：唐僧他不信佛
PCI是一種高性能的局部總線規(guī)范，可實(shí)現(xiàn)各種功能標(biāo)準(zhǔn)的PCI總線卡。本文簡要介紹了PCI總線的特點(diǎn)、信號與命令，提出了一種利用高速FPGA實(shí)現(xiàn)PCI總線接口的設(shè)計(jì)方案。\r\n
標(biāo)簽： FPGA PCI 總線接口 設(shè)計(jì)方案
上傳時(shí)間： 2013-08-30
上傳用戶：brain kung
采用高輸入頻率、高速模數(shù)轉(zhuǎn)換器(ADC)的系統(tǒng)設(shè)計(jì)是一項(xiàng)具挑戰(zhàn)性的任務(wù)。ADC輸入接口設(shè)計(jì)有6個(gè)主要條件：輸入阻抗、輸入驅(qū)動(dòng)、帶寬、通帶平坦度、噪聲和失真。
標(biāo)簽： ADC 模擬輸入 接口
上傳時(shí)間： 2013-10-21
上傳用戶：chukeey
摘 要:介紹了FPGA最新一代器件Virtex25上的高速串行收發(fā)器RocketIO。基于ML505開發(fā)平臺(tái)構(gòu)建了一個(gè)高速串行數(shù)據(jù)傳輸系統(tǒng),重點(diǎn)說明了該系統(tǒng)采用RocketIO實(shí)現(xiàn)1. 25Gbp s高速串行傳輸?shù)脑O(shè)計(jì)方案。實(shí)現(xiàn)并驗(yàn)證了采用FPGA完成千兆串行傳輸?shù)墓δ苣繕?biāo),為后續(xù)采用FPGA實(shí)現(xiàn)各種高速協(xié)議奠定了良好的基礎(chǔ)。關(guān)鍵詞: FPGA;高速串行傳輸; RocketIO; GTP 在數(shù)字系統(tǒng)互連設(shè)計(jì)中,高速串行I/O技術(shù)取代傳統(tǒng)的并行I/O技術(shù)成為當(dāng)前發(fā)展的趨勢。與傳統(tǒng)并行I/O技術(shù)相比,串行方案提供了更大的帶寬、更遠(yuǎn)的距離、更低的成本和更高的擴(kuò)展能力,克服了并行I/O設(shè)計(jì)存在的缺陷。在實(shí)際設(shè)計(jì)應(yīng)用中,采用現(xiàn)場可編程門陣列( FPGA)實(shí)現(xiàn)高速串行接口是一種性價(jià)比較高的技術(shù)途徑。
標(biāo)簽： FPGA 高速串行 傳輸接口
上傳時(shí)間： 2013-11-22
上傳用戶：lingzhichao
上傳時(shí)間： 2013-10-22
上傳用戶：semi1981
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
