本文將電路接口技術(shù)與硬件可編程技術(shù)相結(jié)合，提出了用可編程芯片來控制IDE硬盤進行高速數(shù)據(jù)記錄，能夠滿足機載數(shù)據(jù)記錄設(shè)備重量輕、容量大、速度快的要求。 論文對硬盤ATA接口標準進行了研究，對VHDL語言、現(xiàn)場可編程門陣列器件(FPGA)實現(xiàn)硬件電路的原理和方法進行了深入分析，在此基礎(chǔ)上完成了基于FPGA的數(shù)據(jù)記錄控制器的設(shè)計。文中選擇了具有低功耗、低成本、高性能的FPGA芯片(型號為CycloneEP1C3T144C8)，將各功能模塊級聯(lián)成系統(tǒng)在該芯片上完成了控制器系統(tǒng)級的設(shè)計與仿真驗證，驗證結(jié)果表明了用FPGA實現(xiàn)高速數(shù)據(jù)記錄控制器的可行性。所設(shè)計的VHDL代碼經(jīng)QuartusⅡ綜合、布局布線、管腳分配后，在FPGA內(nèi)部可以達到104.46Mhz的電路工作速度，F(xiàn)PGA與硬盤之間采用ATA接口的UltraDMA模式2傳輸方式，可以達到33.3MByte/s的突發(fā)數(shù)據(jù)傳輸率。文中對所用到的FPGA設(shè)計技術(shù)給予了詳細說明，對各功能模塊的設(shè)計給予了詳細闡述，對關(guān)鍵設(shè)計給出了VHDL源代碼，還討論了FPGA設(shè)計中時序約束的作用，給出了本文所做時序約束的方法。 本文中所論述的工作對以后機載數(shù)據(jù)記錄系統(tǒng)的設(shè)計具有重要的鋪墊作用。文中在總結(jié)所做工作的同時，還對下一步工作提出了有益的建議。
標簽： FPGA 機載 高速數(shù)據(jù) 記錄系統(tǒng)
上傳時間： 2013-08-05
上傳用戶：hanli8870
隨著雷達、圖像、通信等領(lǐng)域?qū)π盘柛咚偬幚淼囊螅芯咳藛T正尋求高速的數(shù)字信號處理算法，以滿足這種高速地處理數(shù)據(jù)的需要。常用的高速實時數(shù)字信號處理的器件有ASIC、可編程的數(shù)字信號處理芯片、FPGA，等等。 本文研究了時域FPGA上實現(xiàn)高速高階FIR數(shù)字濾波器結(jié)構(gòu)，并實現(xiàn)了高壓縮比的LFM脈沖信號的匹配濾波。文章根據(jù)FIR數(shù)字濾波器理論，分析比較實現(xiàn)了FIR濾波器的方法；使用并行分布式算法，在Xilinx的VirtexⅡFPGA系列芯片上設(shè)計了高速高階FIR濾波器。并詳細進行了分析；設(shè)計出了一個256階的線性調(diào)頻脈沖壓縮信號的匹配濾波器設(shè)計實例，并用ModelSim軟件進行了仿真。
標簽： FPGA FIR 濾波器設(shè)計
上傳時間： 2013-07-18
上傳用戶：yt1993410
隨著國際互聯(lián)網(wǎng)絡(luò)的迅猛發(fā)展，網(wǎng)絡(luò)應用的不斷豐富，Intenret已經(jīng)從最初以學術(shù)交流為目的而演變?yōu)樯虡I(yè)行為，網(wǎng)絡(luò)安全性需求日益增加，高速網(wǎng)絡(luò)安全保密成為關(guān)注的焦點，在安全得到保障的情況下，為了滿足網(wǎng)速無限制的追求，高速網(wǎng)絡(luò)硬件加密設(shè)備也必將成為需求熱點。另一方面，IPSec協(xié)議被廣泛的應用于防火墻和安全網(wǎng)關(guān)中，但對IPSec協(xié)議的處理會大大增加網(wǎng)關(guān)的負載，成為千兆網(wǎng)實現(xiàn)的瓶頸。本文便是針對上述現(xiàn)狀，研究基于高性能FPGA實現(xiàn)千兆IPSec協(xié)議的設(shè)計技術(shù)。 目前，國外IPSec協(xié)議實現(xiàn)已經(jīng)芯片化，達到幾千兆的速率，但是國內(nèi)產(chǎn)品多以軟件實現(xiàn)，速度難以提高。本文采用的基于FPGA的IPSec技術(shù)方案，采用硬件實現(xiàn)隧道模式下的IPSec協(xié)議，為IP分組及其上層協(xié)議數(shù)據(jù)提供機密性、數(shù)據(jù)完整性驗證以及數(shù)據(jù)源驗證等安全服務(wù)。在以VPN為實施方案的基礎(chǔ)上，構(gòu)建了以KDIPSec為設(shè)備原型以IPSec協(xié)議為出發(fā)點的千兆網(wǎng)絡(luò)系統(tǒng)環(huán)境模型，從硬件體系結(jié)構(gòu)到各個模塊的劃分以及各個模塊實現(xiàn)的功能這幾個方面描述了KDIPSec實現(xiàn)技術(shù)，最后描述了一些關(guān)鍵模塊的FPGA設(shè)計和和仿真。所有處理模塊均在Xilinx公司的FPGA芯片中實現(xiàn)，處理速率超過1Gb/s。
標簽： IPSec FPGA 協(xié)議 實現(xiàn)技術(shù)
上傳時間： 2013-07-03
上傳用戶：wfl_yy
頻率合成技術(shù)廣泛應用于通信、航空航天、儀器儀表等領(lǐng)域。目前，常用的頻率合成技術(shù)有直接式頻率合成，鎖相頻率合成和直接數(shù)字頻率合成(DDS)。本次設(shè)計是利用FPGA完成一個DDS系統(tǒng)并利用該系統(tǒng)實現(xiàn)模擬信號的數(shù)字化調(diào)頻。 DDS是把一系列數(shù)字量形式的信號通過D/A轉(zhuǎn)換形成模擬量形式的信號的合成技術(shù)。主要是利用高速存儲器作查尋表，然后通過高速D/A轉(zhuǎn)換器產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其他任意波形)。一個典型的DDS系統(tǒng)應包括：相位累加器，可在時鐘的控制下完成相位的累加；相位碼—幅度碼轉(zhuǎn)換電路，一般由ROM實現(xiàn)；DA轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號。DDS系統(tǒng)可以很方便地獲得頻率分辨率很精細且相位連續(xù)的信號，也可以通過改變相位字改變信號的相位，因此也廣泛用于數(shù)字調(diào)頻和調(diào)相。本次數(shù)字化調(diào)頻的基本思想是利用AD轉(zhuǎn)換電路將模擬信號轉(zhuǎn)換成數(shù)字信號，同時用該數(shù)字信號與一個固定的頻率字累加，形成一個受模擬信號幅度控制的頻率字，從而獲得一個頻率受模擬信號的幅度控制的正弦波，即實現(xiàn)了調(diào)頻。該DDS數(shù)字化調(diào)頻方案的硬件系統(tǒng)是以FPGA為核心實現(xiàn)的。使用Altera公司的ACEX1K系列FPGA，整個系統(tǒng)由VHDL語言編程，開發(fā)軟件為MAX+PLUSⅡ。經(jīng)過實際測試，該系統(tǒng)在頻率較低時與理論值完全符合，但在高頻時，受器件速度的限制，波形有較大的失真。
標簽： FPGA DDS 數(shù)字化 調(diào)頻
上傳時間： 2013-06-14
上傳用戶：ljt101007
基于51單片機的GSM短信收發(fā)模塊源程序
上傳時間： 2013-05-16
上傳用戶：yumiaoxia
這本書是專門為電路設(shè)計工程師寫的。它主要描述了模擬電路原理在高速數(shù)字電路設(shè)計中 的分析應用。通過列舉很多的實例，作者詳細分析了一直困擾高速電路路設(shè)計工程師的鈴流、串擾和輻射噪音等問題。
標簽： 華為 高速數(shù)字電路 設(shè)計教材
上傳時間： 2013-04-24
上傳用戶：hsj3927
隨著電子技術(shù)的不斷發(fā)展，各種智能核儀器逐步走向自動化、智能化、數(shù)字化和便攜式的方向發(fā)展。針對傳統(tǒng)的多道脈沖幅度分析器體積大，人機交互不友好，不方便現(xiàn)場分析等的缺陷[5]。新型的高速、集成度高、界面友好的多道脈沖幅度分析器的陸續(xù)出現(xiàn)填補了這一缺點。 隨著電子技術(shù)的發(fā)展，以ARM為核的處理器技術(shù)的應用領(lǐng)域不斷擴大，相比較單片機而言，它的主頻高、運算速度快，可以滿足多道脈沖幅度分析器的苛刻的時間上的要求。而且ARM處理器功耗小，適合于功耗要求比較苛刻的地方，這些方面的特點正好滿足了便攜式多道脈沖幅度分析器野外勘察的要求。同時，由于以ARM為核的處理器具有豐富的外設(shè)資源，這樣就簡化了外設(shè)電路及芯片的使用，降低了功耗并增強了產(chǎn)品的信賴性。另外，ARM芯片可以方便的移植操作系統(tǒng)，為多道脈沖幅度分析器多任務(wù)的管理和并行的處理，甚至硬實時功能的實現(xiàn)提供了前提。而且在ARM平臺使用嵌入式linux操作系統(tǒng)使多道脈沖幅度分析器的軟件易于升級。 智能化和小型化是多道脈沖幅度分析器的發(fā)展趨勢。智能化要求系統(tǒng)的自動化程度高、操作簡便、容錯性好。智能化除了需要控制軟件外，還需要軟件命令的執(zhí)行者即硬件控制電路來實現(xiàn)相應的控制邏輯，兩者的結(jié)合才能真正的實現(xiàn)智能化。小型化要求系統(tǒng)的體積小、功耗小、便于攜帶；小型化除了要求采用微功耗的器件，還要求電路板的尺寸盡量的小且所用元件盡量的少，但小型化的同時必須保持系統(tǒng)的智能化，即不能減少智能化所要求的復雜的邏輯和時序的控制功能。為此采用高集成度的ARM芯片實現(xiàn)控制電路能滿意地同時滿足智能化和小型化的要求。在研制的多道脈沖幅度分析器中，幾乎所有的控制都可以用控制芯片來實現(xiàn)，如閾值設(shè)定、自動穩(wěn)譜以及多道數(shù)據(jù)采集，在節(jié)省了元件的數(shù)目和電路板的尺寸的同時仍能保持系統(tǒng)的智能化程度。 Linux內(nèi)核精簡而高效，可修改性強，支持多種體系結(jié)構(gòu)的處理器等，使得它是一個非常適合于嵌入式開發(fā)和應用的操作系統(tǒng)。嵌入式Linux可以運行的硬件平臺十分廣泛，從x86、MIPS、POWERPC到ARM，以及其他許多硬件體系結(jié)構(gòu)。目前在世界范圍內(nèi)，ARM體系結(jié)構(gòu)的SOC逐漸占領(lǐng)32位嵌入式微處理器市場，ARM處理器及技術(shù)的應用幾乎已經(jīng)深入到各個領(lǐng)域，例如：工業(yè)控制，無線通訊，網(wǎng)絡(luò)，消費類電子，成像等。 本課題采用三星公司生產(chǎn)的ARM(Advanced RISC Machines，先進精簡指令集機器)芯片S3C2410A設(shè)計并研制了一種便攜式的核數(shù)據(jù)采集系統(tǒng)設(shè)計方案。利用ARM芯片豐富的外設(shè)資源對傳統(tǒng)的多道脈沖幅度分析器進行改進和簡化。系統(tǒng)由前端探測器系統(tǒng)，以及由線性脈沖放大器、甄別電路、控制電路、采樣保持電路組成的前置電路，中央處理器模塊，顯示模塊，用戶交互模塊，存儲模塊，網(wǎng)絡(luò)傳輸模塊等多個模塊組成。本設(shè)計基于ARM9芯片S3C2410，并在此平臺上移植了嵌入式linux操作系統(tǒng)來進行任務(wù)的調(diào)度和處理等。 電路板核心板部分設(shè)計采用6層PCB板結(jié)構(gòu)，這樣增加了系統(tǒng)可靠性，提高了電磁兼容的穩(wěn)定性。數(shù)據(jù)采集系統(tǒng)是多道脈沖幅度分析器的核心，A/D轉(zhuǎn)換直接使用了S3C2410內(nèi)置的ADC(Analog to Digital Converter,模數(shù)轉(zhuǎn)換器)，在2.5 MHz的轉(zhuǎn)換時鐘下最大轉(zhuǎn)換速度500 KSPS(Kilo-Samples per second,千采樣點每秒)，滿足了系統(tǒng)最低轉(zhuǎn)換時間≤5 μs的要求，并且控制簡單，簡化了外部接口電路。由于SD(Secure Digital Card，安全數(shù)碼卡)卡存儲容量大、攜帶方便、成本低等優(yōu)點，所以設(shè)計中采用其作為外部的數(shù)據(jù)存儲設(shè)備,其驅(qū)動部分采用SD卡軟件包，為開發(fā)帶來了方便。本設(shè)計采用640*480的6.4寸LCD(Liquid Crystal Display，液晶顯示)屏作為人機交互的顯示部分，并且通過Qt/Embedded為系統(tǒng)提供圖形用戶界面的應用框架和窗口系統(tǒng)。其中包括了波形顯示部分和用戶菜單設(shè)置部分，這樣方便了用戶操作。系統(tǒng)的數(shù)據(jù)存取方面是基于SQLite嵌入式小型數(shù)據(jù)庫而進行的。為了方便數(shù)據(jù)向上位機的傳輸，系統(tǒng)設(shè)計中采用XML(Extensible Markup Language，可擴展標記語言)格式來組織傳輸?shù)臄?shù)據(jù)，通過基于TCP/IP(Transmission Control Protocol/Internet Protocol)協(xié)議的Linux下Socket套接字編程，來進行與上位機或PC(Personal Computer,個人計算機或桌面機)等的連接和數(shù)據(jù)傳輸。
上傳時間： 2013-04-24
上傳用戶：tzl1975
大多數(shù)現(xiàn)在的PCL打印機驅(qū)動程序都是將需要打印的文件(包括圖形或者文本)處理成JPEG文件發(fā)送到打印機進行打印，因為這樣一方面可以減少發(fā)送給打印機的數(shù)據(jù)量，一方面可以極大的簡化驅(qū)動程序的開發(fā)。而在打印機內(nèi)部，這些JPEG文件又被解碼成BMP文件進行進一步的處理。采用這種方式工作的打印機JPEG解碼的工作占據(jù)了其CPU時間的一半以上，所以JPEG文件解碼引擎是打印機的核心之一，提高JPEG的解碼速度對于提高打印機的處理能力至關(guān)重要。 同時，JPEG文件解碼工作是一個計算密集型的作業(yè)，主要有兩個辦法提高它的速度：一個是設(shè)計更高效的算法，一個是采用性能更加強勁的CPU設(shè)備。在單核CPU的嵌入式環(huán)境中，JPEG編解碼速度已經(jīng)幾乎到了極限，難有提升的空間，然而近兩年多核嵌入式芯片的出現(xiàn)，為大幅度提升它的性能提供了可能。 本文基于嵌入式的Linux平臺，采用ARM11 MPCore4核處理器，針對PCL，XL打印機控制語言的JPEG文件解碼設(shè)計和實現(xiàn)了一個高速引擎，主要內(nèi)容為： 分析和解碼PCL，XL文件，提取出其中的JPEG文件。 對JPEG文件實現(xiàn)并行化解碼，在多個處理器核上并行處理，并針對多核處理器構(gòu)架進行內(nèi)存讀取等方面的優(yōu)化。 針對多核處理器的特點和優(yōu)勢，設(shè)計和實現(xiàn)多線程調(diào)度算法。 總結(jié)和提取數(shù)據(jù)，分析多核處理器相對于單核處理器的性能提升。 另外，為便于讀者理解，文中簡要介紹了ARM(SIMD)指令集，嵌入式匯編以及與硬件相關(guān)的一些概念。
上傳時間： 2013-06-16
上傳用戶：scorpion
海信TC2568彩電電路圖海信TC2568彩色電視機電路圖，海信TC2568彩電圖紙，海信TC2568原理圖
上傳時間： 2013-07-30
上傳用戶：wangchong
在高速PCB設(shè)計中，過孔設(shè)計是一個重要因素，它由孔、孔周圍的焊盤區(qū)和POWER層隔離區(qū)組成，通常分為盲孔、埋孔和通孔三類。在PCB設(shè)計過程中通過對過孔的寄生電容和寄生電感分析，總結(jié)出高速PCB
上傳時間： 2013-06-17
上傳用戶：xfbs821
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
