欧美+亚洲+精品+三区,国产原创精品,天天操综合520

高速數(shù)據(jù)采集系統(tǒng)

PCI總線圖像采集卡的設(shè)計與實現(xiàn)

圖像采集系統(tǒng)是數(shù)字圖像信號處理過程中不可缺少的重要部分，它將前端相機(jī)所捕獲的模擬信號轉(zhuǎn)化為數(shù)字信號，或者直接從數(shù)字相機(jī)中獲取數(shù)字信號，然后通過高速的計算機(jī)總線傳回計算機(jī)，憑借計算機(jī)的強(qiáng)大的運(yùn)算、數(shù)據(jù)存儲與處理等操作能力，可以方便快捷地對信號進(jìn)行分析處理，具有人機(jī)友好、功能靈活、可移植性強(qiáng)等優(yōu)點(diǎn)。隨著對數(shù)據(jù)傳送速度要求的提高，PCI總線以其高的數(shù)據(jù)傳輸率，即插即用，低功耗等眾多優(yōu)點(diǎn)，得到廣泛的應(yīng)用。本文針對PCI總線接口電路使用的廣泛性，介紹了PLX公司橋接芯片PCI9054主模式的工作原理和中斷機(jī)制，采用可編程邏輯器件FPGA實現(xiàn)與PCI9054的本地接口的信號轉(zhuǎn)換，給出了邏輯實現(xiàn)方案和仿真圖。本文針對FPGA中各功能模塊的邏輯設(shè)計進(jìn)行了詳細(xì)分析，并對每個模塊都給出了精確的仿真結(jié)果。同時，文中還在其它章節(jié)詳細(xì)介紹了系統(tǒng)的硬件電路設(shè)計、并行接口設(shè)計、PCI接口設(shè)計、PC端控制軟件設(shè)計以及用于調(diào)試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統(tǒng)的仿真結(jié)果和測試結(jié)果給出了分析及討論。最后還附上了系統(tǒng)的PCB版圖、FPGA邏輯設(shè)計圖、實物圖及注釋詳細(xì)的相關(guān)源程序清單。在文章的軟件設(shè)計部分介紹了WinDriver驅(qū)動開發(fā)工具，利用WinDriver工具，在WindowsXP系統(tǒng)下實現(xiàn)設(shè)備的驅(qū)動程序開發(fā)，完成主模式數(shù)據(jù)傳輸和設(shè)備中斷的功能。

標(biāo)簽： PCI 總線圖像采集卡的設(shè)計

上傳時間： 2013-06-03

上傳用戶：com1com2
圖像采集與遠(yuǎn)程傳輸系統(tǒng)的研究

嵌入式圖像采集、處理與傳輸系統(tǒng)具有體積小、穩(wěn)定性高等優(yōu)點(diǎn)，在智能交通、電力、通訊、計算機(jī)視覺等領(lǐng)域應(yīng)用廣泛。隨著DSP技術(shù)的發(fā)展，在DSP上用軟件實現(xiàn)實時視頻壓縮成為數(shù)字視頻壓縮標(biāo)準(zhǔn)應(yīng)用的亮點(diǎn)，這種應(yīng)用比起專門的壓縮芯片更具有靈活性和升級潛力。本文主要研究一種基于DSP TMS320VC5402脫機(jī)視頻采集、壓縮編碼和視頻數(shù)據(jù)通信的方法和DSP外圍硬件系統(tǒng)設(shè)計。在本設(shè)計中，圖像采集部分利用SAA7111視頻采集芯片完成視頻信號的精確采集；利用FPGA完成復(fù)雜且高速的邏輯控制及時序設(shè)計，完成DSP外擴(kuò)RAM，F(xiàn)lash等高速硬件電路設(shè)計，同時完成DSP的地址譯碼電路，將采集的數(shù)字視頻信號存儲在DSP外擴(kuò)存儲空間中；用FPGA基于N1OSⅡ來虛擬設(shè)計了I

標(biāo)簽： 圖像采集遠(yuǎn)程傳輸

上傳時間： 2013-07-02

上傳用戶：亞亞娟娟123
基于FPGA的嵌入式圖像采集卡的研究

圖像采集和處理技術(shù)在機(jī)器視覺和圖像分析等諸多領(lǐng)域應(yīng)用十分廣泛，大部分情況下，采集卡只需將前端相機(jī)捕獲的圖像信息正確地傳回計算機(jī)即可。但是在要求較高的應(yīng)用場合需要采集卡能準(zhǔn)確控制外部光源和相機(jī)，完成圖像采集，預(yù)處理，數(shù)據(jù)傳輸。只有這樣，用戶才可以根據(jù)不同的興趣和需求對特定的某些圖像進(jìn)行采集、傳輸以及處理，以達(dá)到某種分析目的。本文根據(jù)國家985二期項目“三維粒子圖像測速系統(tǒng)”的圖像采集與處理需要，設(shè)計開發(fā)了一款以FPGA為核心控制芯片的嵌入式圖像采集卡。采集卡以FPGA為邏輯和算法實現(xiàn)的核心器件，不僅實現(xiàn)了傳統(tǒng)意義上的圖像采集，而且實現(xiàn)了CCD相機(jī)控制和激光器同步曝光功能，打破了以往單純靠增加硬件設(shè)備實現(xiàn)同步控制的方法，簡化了系統(tǒng)硬件結(jié)構(gòu)并節(jié)約系統(tǒng)成本。此外，在系統(tǒng)中嵌入了圖像增強(qiáng)算法和采用PCI接口與計算機(jī)連接滿足了高速采集的要求。同時，采用市場上廣泛應(yīng)用的Camera Link作為采集卡的圖像輸入接口，提高了系統(tǒng)的通用性、傳輸速率和抗干擾能力，簡化圖像獲取設(shè)備和模擬攝像頭之間需要視頻解碼等連接。具有嵌入式處理功能，光源同步和相機(jī)控制的采集卡將使機(jī)器視覺系統(tǒng)，圖像測速等諸多領(lǐng)域的圖像采集應(yīng)用變得更為便捷。論文首先對圖像采集卡系統(tǒng)的組成、整體方案和可行性進(jìn)行了論證。然后給出了圖像采集卡的硬件設(shè)計。在此部分結(jié)合整體設(shè)計方案，討論芯片的選型問題。根據(jù)所選芯片的本身特點(diǎn)，分模塊地對圖像采集卡的硬件設(shè)計原理進(jìn)行了詳細(xì)的闡述。接下來是圖像采集卡的軟件設(shè)計部分。用VHDL和原理圖結(jié)合的方法對FPGA進(jìn)行編程，實現(xiàn)了圖像采集系統(tǒng)的各個功能模塊。根據(jù)圖像采集系統(tǒng)的要求用DriverWorks軟件設(shè)計了圖像采集卡的WDM底層驅(qū)動程序和上層應(yīng)用程序。最后是用FPGA實現(xiàn)了帶修改參數(shù)的硬件嵌入式圖像處理算法——圖像增強(qiáng)。論文中使用QUARTUS軟件嵌入的邏輯分析儀SignalTap對FPGA設(shè)計的模塊進(jìn)行了硬件調(diào)試，給出了調(diào)試的時序圖和調(diào)試結(jié)果，經(jīng)測試分析該采集卡滿足“三維粒子圖像測速系統(tǒng)”的要求，達(dá)到了預(yù)期目標(biāo)。

標(biāo)簽： FPGA 嵌入式圖像采集卡

上傳時間： 2013-04-24

上傳用戶：cazjing
基于FPGA的數(shù)據(jù)采集與處理技術(shù)的研究

目前，數(shù)字信號處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語音與圖像處理等領(lǐng)域，信號處理算法理論己趨于成熟，但其具體硬件實現(xiàn)方法卻值得探討。FPGA是近年來廣泛應(yīng)用的超大規(guī)模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優(yōu)點(diǎn)，大大推動了數(shù)字系統(tǒng)設(shè)計的單片化、自動化，縮短了單片數(shù)字系統(tǒng)的設(shè)計周期、提高了設(shè)計的靈活性和可靠性，在超高速信號處理和實時測控方面有非常廣泛的應(yīng)用。本文對FPGA的數(shù)據(jù)采集與處理技術(shù)進(jìn)行研究，基于FPGA在數(shù)據(jù)采樣控制和信號處理方面的高性能和單片系統(tǒng)發(fā)展的新熱點(diǎn)，把FPGA作為整個數(shù)據(jù)采集與處理系統(tǒng)的控制核心。主要研究內(nèi)容如下： FPGA的單片系統(tǒng)研究。針對數(shù)據(jù)采集與處理，對FPGA進(jìn)行選型，設(shè)計了基于FPGA的單片系統(tǒng)的結(jié)構(gòu)。把整個控制系統(tǒng)分為三個部分：多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲控制模塊。多通道采樣控制模塊的設(shè)計。利用4片AD7506和一片AD7862對64路模擬量進(jìn)行周期采樣，分別設(shè)計了通道選擇控制模塊和A/D轉(zhuǎn)換控制模塊，并進(jìn)行了仿真，完成了基于FPGA的多通道采樣控制。數(shù)據(jù)處理模塊的設(shè)計。FFT算法在數(shù)字信號處理中占有重要的地位，因此本文研究了FFT的硬件實現(xiàn)結(jié)構(gòu)，提出了用FPGA實現(xiàn)FFT的一種設(shè)計思想，給出了總體實現(xiàn)框圖。分別設(shè)計了旋轉(zhuǎn)因子復(fù)數(shù)乘法器，碟形運(yùn)算單元，存儲器，控制器，并分別進(jìn)行了仿真。重點(diǎn)設(shè)計實現(xiàn)了FFT算法中的蝶形處理單元，采用了一種高效乘法器算法設(shè)計實現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器，從而提高了蝶形處理器的運(yùn)算速度，降低了運(yùn)算復(fù)雜度。理論分析和仿真結(jié)果表明，狀態(tài)機(jī)控制器成功地對各個模塊進(jìn)行了有序、協(xié)調(diào)的控制。存儲控制模塊的設(shè)計。利用閃存芯片K9K1G08UOA對采集處理后的數(shù)據(jù)進(jìn)行存儲，設(shè)計了FPGA與閃存的硬件連接，設(shè)計了存儲控制模塊。本文對FFT算法的硬件實現(xiàn)進(jìn)行了研究，結(jié)合單片系統(tǒng)的特點(diǎn)，把整個系統(tǒng)分為多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲控制模塊進(jìn)行設(shè)計和仿真。設(shè)計采用VHDL編寫程序的源代碼。仿真測試結(jié)果表明，此FPGA單片系統(tǒng)可完成對實時信號的高速采集與處理。

標(biāo)簽： FPGA 數(shù)據(jù)采集處理技術(shù)

上傳時間： 2013-07-06

上傳用戶：eclipse
四路同步數(shù)據(jù)采集和處理系統(tǒng)的設(shè)計

數(shù)字信號處理是信息科學(xué)中近幾十年來發(fā)展最為迅速的學(xué)科之一。常用的實現(xiàn)高速數(shù)字信號處理的器件有DSP和FPGA。FPGA具有集成度高、邏輯實現(xiàn)能力強(qiáng)、速度快、設(shè)計靈活性好等眾多優(yōu)點(diǎn)，尤其在并行信號處理能力方面比DSP更具優(yōu)勢。在信號處理領(lǐng)域，經(jīng)常需要對多路信號進(jìn)行采集和實時處理，為解決這一問題，本文設(shè)計了基于FPGA的數(shù)據(jù)采集和處理系統(tǒng)。本文首先介紹數(shù)字信號處理系統(tǒng)的組成和數(shù)字信號處理的優(yōu)點(diǎn)，然后通過FFT算法的比較選擇和硬件實現(xiàn)方案的比較選擇，進(jìn)行總體方案的設(shè)計。在硬件方面，特別討論了信號調(diào)理模塊、模數(shù)轉(zhuǎn)換模塊、FPGA芯片配置等功能模塊的設(shè)計方案和硬件電路實現(xiàn)方法。信號處理單元的設(shè)計以Xilinx ISE為軟件平臺，采用VHDL和IP核的方法，設(shè)計了時鐘產(chǎn)生模塊、數(shù)據(jù)滑動模塊、FFT運(yùn)算模塊、求模運(yùn)算模塊、信號控制模塊，完成信號處理單元的設(shè)計，并采用ModelSim仿真工具進(jìn)行相關(guān)的時序仿真。最后利用MATLAB對設(shè)計進(jìn)行驗證，達(dá)到技術(shù)指標(biāo)要求。

標(biāo)簽： 同步數(shù)據(jù)采集處理系統(tǒng)

上傳時間： 2013-07-07

上傳用戶：小火車?yán)怖怖?/p>
動態(tài)光譜數(shù)據(jù)采集與預(yù)處理

人體血液成份的無創(chuàng)檢測是生物醫(yī)學(xué)領(lǐng)域尚未攻克的前沿課題之一，動態(tài)光譜法在理論上克服了其它檢測方法難以逾越的障礙——個體差異和測量條件對檢測結(jié)果的影響。實現(xiàn)動態(tài)光譜檢測，其關(guān)鍵在于采集多波長的光電容積脈搏波信號，并對其進(jìn)行處理。針對動態(tài)光譜檢測中信號微弱、信噪比低、處理數(shù)據(jù)量大的特點(diǎn)，本文設(shè)計了基于FPGA和面陣CCD攝像頭的動態(tài)光譜數(shù)據(jù)采集與預(yù)處理系統(tǒng)，提高檢測精度，采集出滿足動態(tài)光譜信號提取要求的光電脈搏波；并對動態(tài)光譜頻域提取法的核心算法FFT的FPGA實現(xiàn)進(jìn)行研究。課題提出用高靈敏度的面陣CCD攝像頭替代常規(guī)光柵光譜儀中的光電接收器，實現(xiàn)對多波長的光電容積脈搏波的檢測。結(jié)合面陣CCD的二維圖像特點(diǎn)，采用信號累加法去除噪聲，提高信號的信噪比。創(chuàng)新性的提出一種不同于以往的信號累加方法——將處于同一行的視頻信號在采樣過程中直接累加，然后再進(jìn)行傳輸和存儲。不同于幀累加和異行累加，這種同行累加方式不但大大的提高了信號的信噪比，同時減小了數(shù)據(jù)的傳輸速度和傳輸量，降低了對存儲器容量的要求，改善了動態(tài)光譜信號檢測系統(tǒng)的性能。針對面陣CCD攝像頭輸出的復(fù)合視頻信號的特點(diǎn)，設(shè)計視頻信號解調(diào)電路，得到高速、高精度的數(shù)字視頻信號和準(zhǔn)確的視頻同步信號，用于后續(xù)的視頻信號采集與處理。根據(jù)動態(tài)光譜信號檢測和視頻信號采集的要求，選擇可編程邏輯器件FPGA作為硬件平臺，設(shè)計并實現(xiàn)了基于FPGA和面陣CCD攝像頭的光電脈搏波采集與預(yù)處理系統(tǒng)。該系統(tǒng)實現(xiàn)了視頻信號的精確定位，通過光譜信號的高速同行累加，實現(xiàn)了光電脈搏波信號的高精度檢測。系統(tǒng)采用基于FPGA的Nios II嵌入式處理器系統(tǒng)，通過對其應(yīng)用程序的開發(fā)，可靠的實現(xiàn)了數(shù)據(jù)的采集、傳輸和存儲，提高了系統(tǒng)的集成度，降低了開發(fā)成本。為實現(xiàn)動態(tài)光譜信號的頻域提取，研究了基于FPGA的FFT實現(xiàn)方案，對各關(guān)鍵模塊進(jìn)行設(shè)計，為動態(tài)光譜信號的進(jìn)一步處理打下良好的基礎(chǔ)。最后，通過實驗證明了系統(tǒng)數(shù)據(jù)采集的正確性和信號預(yù)處理的可行性，得到了符合動態(tài)光譜信號提取要求的脈搏波信號。

標(biāo)簽： 動態(tài) 光譜數(shù)據(jù)采集預(yù)處理

上傳時間： 2013-04-24

上傳用戶：cknck
高性能數(shù)據(jù)采集系統(tǒng)設(shè)計與實現(xiàn)

數(shù)據(jù)采集系統(tǒng)是將傳感器輸出的模擬信號進(jìn)行采集，轉(zhuǎn)換成數(shù)字信號，然后送入計算機(jī)進(jìn)行處理，并按需要的形式輸出處理結(jié)果的系統(tǒng)。隨著計算機(jī)技術(shù)和電子信息技術(shù)的高速發(fā)展，數(shù)據(jù)采集結(jié)合先進(jìn)的電子技術(shù)，已經(jīng)能利用軟件來處理大量測量數(shù)據(jù)。近年來，對于數(shù)據(jù)采集系統(tǒng)的要求與日俱增，數(shù)據(jù)采集系統(tǒng)有著非常良好的應(yīng)用前景。如今的數(shù)據(jù)采集技術(shù)已滲透到分析儀器、醫(yī)療器械、雷達(dá)、通訊、等技術(shù)領(lǐng)域。本論文在研究了USB總線技術(shù)的基礎(chǔ)上，詳細(xì)介紹了一個基于USB和FPFA技術(shù)的數(shù)據(jù)采集系統(tǒng)，包括硬件設(shè)計、固件設(shè)計、設(shè)備驅(qū)動程序設(shè)計和主機(jī)應(yīng)用程序設(shè)計。在硬件設(shè)計部分，本文先介紹了數(shù)據(jù)采集芯片、FPGA以及USB2.0接口芯片F(xiàn)X2 CY7C68013的性能和特點(diǎn)，然后給出了具體的硬件設(shè)計方案；在固件設(shè)計部分，本文先介紹了FX2的固件架構(gòu)，隨后詳細(xì)地介紹了CY7C68013GPIF接口模式的固件設(shè)計；在驅(qū)動程序開發(fā)部分，先引入了WDM驅(qū)動程序開發(fā)模型，然后介紹了本數(shù)據(jù)采集系統(tǒng)的USB設(shè)備驅(qū)動程序的設(shè)計；最后結(jié)合驅(qū)動程序完成了基于虛擬儀器LabVIEW的主機(jī)應(yīng)用程序。

標(biāo)簽： 性能數(shù)據(jù)采集系統(tǒng)設(shè)計

上傳時間： 2013-07-16

上傳用戶：zjt20011220
高速數(shù)據(jù)采集及海量存儲系統(tǒng)

數(shù)據(jù)采集技術(shù)是信息科學(xué)的重要組成部分，也是現(xiàn)代檢測技術(shù)的基礎(chǔ)。隨著現(xiàn)代科學(xué)技術(shù)的應(yīng)用需求，數(shù)據(jù)采集經(jīng)常與數(shù)據(jù)處理、存儲作為一個完整的系統(tǒng)用于航空航天、圖像分析、雷達(dá)探測等領(lǐng)域；另一方面，隨著制造工藝的發(fā)展，采...

標(biāo)簽： 高速數(shù)據(jù) 采集海量存儲

上傳時間： 2013-05-23

上傳用戶：小小小熊
基于ARM-Linux的新型電能量采集終端

本文介紹了一種新型的電能量采集終端。以流行的AT91RM9200 為核心，操作系統(tǒng)采用ARM-LINUX2.4.20 系統(tǒng)，多進(jìn)程設(shè)計，各進(jìn)程模塊并發(fā)運(yùn)行，可極大的提高系統(tǒng)效率。相對于其他同類

標(biāo)簽： ARM-Linux 電能量采集終端

上傳時間： 2013-04-24

上傳用戶：sy_jiadeyi
基于DSP和FPGA實時視頻采集、處理和顯示平臺

基于高速數(shù)字信號處理器(DSP) 和大規(guī)模現(xiàn)場可編程門陣列( FPGA) ,成功地研制了小型\\r\\n化、低功耗的實時視頻采集、處理和顯示平臺. 其中的DSP 負(fù)責(zé)圖像處理,其外圍的全部數(shù)字邏輯功能都集成在一片F(xiàn)PGA 內(nèi),包括高速視頻流FIFO、同步時序產(chǎn)生與控制、接口邏輯轉(zhuǎn)換和對視頻編/ 解碼器進(jìn)行設(shè)置的I2 C 控制核等. 通過增大FIFO 位寬、提高傳輸帶寬,降低了占用EMIF 總線的時間利用數(shù)字延遲鎖相環(huán)邏輯,提高了顯示接口時序控制精度. 系統(tǒng)軟件由驅(qū)動層、管理層和應(yīng)用層組成,使得硬件管理與

標(biāo)簽： FPGA DSP 實時視頻采集

上傳時間： 2013-08-08

上傳用戶：PresidentHuang