亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

高速數據

  • 利用Allegro進行差分信號(Differential Signal)在高速電路設計需要注意的問題

    差分信號(Differential Signal)在高速電路設計中的應用越來越廣泛,差分線大多為電路中最關鍵的信號,差分線布線的好壞直接影響到PCB板子信號質量。

    標簽: Differential Allegro Signal 差分信號

    上傳時間: 2013-09-04

    上傳用戶:jennyzai

  • AN-835高速ADC測試和評估

    本應用筆記將介紹ADI公司高速轉換器部門用來評估高速ADC的特征測試和生產測試方法。本應用筆記僅供參考,不能替代產品數據手冊

    標簽: 835 ADC AN 測試

    上傳時間: 2014-12-23

    上傳用戶:zhaiye

  • 高速數字電路測試技術

    高速數字電路測試技術

    標簽: 高速數字電路 測試技術

    上傳時間: 2013-11-17

    上傳用戶:hakim

  • MT-013 評估高速DAC性能

    ADC需要FFT處理器來評估頻譜純度,DAC則不同,利用傳統的模擬頻譜分析儀就能直接 研究它所產生的模擬輸出。DAC評估的挑戰在于要產生從單音正弦波到復雜寬帶CDMA信 號的各種數字輸入。數字正弦波可以利用直接數字頻率合成技術來產生,但更復雜的數字 信號則需要利用更精密、更昂貴的字發生器來產生。 評估高速DAC時,最重要的交流性能指標包括:建立時間、毛刺脈沖面積、失真、無雜散 動態范圍(SFDR)和信噪比(SNR)。本文首先討論時域指標,然后討論頻域指標。

    標簽: 013 DAC MT 性能

    上傳時間: 2013-10-27

    上傳用戶:Vici

  • 基于CORDIC算法的高速ODDFS電路設計

    為了滿足現代高速通信中頻率快速轉換的需求,基于坐標旋轉數字計算(CORDIC,Coordinate Rotation Digital Computer)算法完成正交直接數字頻率合成(ODDFS,Orthogonal Direct Digital Frequency Synthesizer)電路設計方案。采用MATLAB和Xilinx System Generator開發工具搭建電路的系統模型,通過現場可編程門陣列(FPGA,Field Programmable Gate Array)完成電路的寄存器傳輸級(RTL,Register Transfer Level)驗證,仿真結果表明電路設計具有很高的有效性和可行性。

    標簽: CORDIC ODDFS 算法 電路設計

    上傳時間: 2013-11-09

    上傳用戶:hfnishi

  • 高速數字電路設計-華為

    高速數字電路設計,實用

    標簽: 高速數字 電路設計 華為

    上傳時間: 2013-10-10

    上傳用戶:kelimu

  • 一種新型高速電磁閥驅動電路

    一種新型高速電磁閥驅動電路

    標簽: 高速電磁閥 驅動電路

    上傳時間: 2013-10-30

    上傳用戶:zoudejile

  • 華為《高速數字電路設計教材》

    華為《高速數字電路設計教材》

    標簽: 華為 高速數字電路 設計教材

    上傳時間: 2014-12-23

    上傳用戶:frank1234

  • ADI處理器實用叢書-高速設計技術

    本書內容包括三大部分:第1 部分從運算放大器的基本概念和理論出發,重點介紹了運算放大器的原理與設計,以及在各種電子系統中的應用,包括視頻應用、RF/IF 子系統(乘法器、調制器和混頻器)等;第2 部分主要介紹了高速采樣和高速ADC 及其應用、高速DAC 及其應用、以及DDS 系統與接收機子系統等;第3 部分介紹了有關高速硬件設計技術,如仿真、建模、原型、布局、去藕與接地,以及EMI 與RFI設計考慮等。   書中內容既有完整的理論分析,又有具體的實際應用電路,還包括許多應用技巧。特別適合電子電路與系統設計工程師、高等院校相關專業師生閱讀。

    標簽: ADI 處理器 高速設計

    上傳時間: 2013-11-16

    上傳用戶:qitiand

  • 帶有增益提高技術的高速CMOS運算放大器設計

    設計了一種用于高速ADC中的高速高增益的全差分CMOS運算放大器。主運放采用帶開關電容共模反饋的折疊式共源共柵結構,利用增益提高和三支路電流基準技術實現一個可用于12~14 bit精度,100 MS/s采樣頻率的高速流水線(Pipelined)ADC的運放。設計基于SMIC 0.25 μm CMOS工藝,在Cadence環境下對電路進行Spectre仿真。仿真結果表明,在2.5 V單電源電壓下驅動2 pF負載時,運放的直流增益可達到124 dB,單位增益帶寬720 MHz,轉換速率高達885 V/μs,達到0.1%的穩定精度的建立時間只需4 ns,共模抑制比153 dB。

    標簽: CMOS 增益提高 運算 放大器設計

    上傳時間: 2014-12-23

    上傳用戶:jiiszha

主站蜘蛛池模板: 丰镇市| 江油市| 江达县| 黄梅县| 澄江县| 常熟市| 大冶市| 浠水县| 通山县| 镇江市| 潞西市| 汤原县| 类乌齐县| 右玉县| 宝兴县| 龙南县| 泸定县| 吉安市| 盐亭县| 沈阳市| 开原市| 平武县| 岚皋县| 宝坻区| 白玉县| 博白县| 临漳县| 辽宁省| 上杭县| 安溪县| 临洮县| 平昌县| 双辽市| 邢台市| 德兴市| 右玉县| 扬州市| 肇庆市| 乡城县| 汉川市| 青河县|