亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

高速無線調試器

  • 采用FPGA實現基于ATCA架構的2.5Gbps串行背板接口

    當前,在系統級互連設計中高速串行I/O技術迅速取代傳統的并行I/O技術正成為業界趨勢。人們已經意識到串行I/O“潮流”是不可避免的,因為在高于1Gbps的速度下,并行I/O方案已經達到了物理極限,不能再提供可靠和經濟的信號同步方法。基于串行I/O的設計帶來許多傳統并行方法所無法提供的優點,包括:更少的器件引腳、更低的電路板空間要求、減少印刷電路板(PCB)層數、PCB布局布線更容易、接頭更小、EMI更少,而且抵抗噪聲的能力也更好。高速串行I/O技術正被越來越廣泛地應用于各種系統設計中,包括PC、消費電子、海量存儲、服務器、通信網絡、工業計算和控制、測試設備等。迄今業界已經發展出了多種串行系統接口標準,如PCI Express、串行RapidIO、InfiniBand、千兆以太網、10G以太網XAUI、串行ATA等等。 Aurora協議是為私有上層協議或標準上層協議提供透明接口的串行互連協議,它允許任何數據分組通過Aurora協議封裝并在芯片間、電路板間甚至機箱間傳輸。Aurora鏈路層協議在物理層采用千兆位串行技術,每物理通道的傳輸波特率可從622Mbps擴展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數據傳輸速率。Aurora可優化支持范圍廣泛的應用,如太位級路由器和交換機、遠程接入交換機、HDTV廣播系統、分布式服務器和存儲子系統等需要極高數據傳輸速率的應用。 傳統的標準背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統的并行總線背板。現在,高速串行背板速率普遍從622Mbps到3.125Gbps,甚至超過10Gbps。AdvancedTCA(先進電信計算架構)正是在這種背景下作為新一代的標準背板平臺被提出并得到快速的發展。它由PCI工業計算機制造商協會(PICMG)開發,其主要目的是定義一種開放的通信和計算架構,使它們能被方便而迅速地集成,滿足高性能系統業務的要求。ATCA作為標準串行總線結構,支持高速互聯、不同背板拓撲、高信號密度、標準機械與電氣特性、足夠步線長度等特性,滿足當前和未來高系統帶寬的要求。 采用FPGA設計高速串行接口將為設計帶來巨大的靈活性和可擴展能力。Xilinx Virtex-IIPro系列FPGA芯片內置了最多24個RocketIO收發器,提供從622Mbps到3.125Gbps的數據速率并支持所有新興的高速串行I/O接口標準。結合其強大的邏輯處理能力、豐富的IP核心支持和內置PowerPC處理器,為企業從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設計傳輸速率為2.5Gbps的高速串行背板接口,該背板接口完全符合PICMG3.0規范。本文對串行高速通道技術的發展背景、現狀及應用進行了簡要的介紹和分析,詳細分析了所涉及到的主要技術包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預加重等。同時對AdvancedTCA規范以及Aurora鏈路層協議進行了分析, 并在此基礎上給出了FPGA的設計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設計工具,可在標準ATCA機框內完成單通道速率為2.5Gbps的全網格互聯。

    標簽: FPGA ATCA Gbps 2.5

    上傳時間: 2013-05-29

    上傳用戶:frank1234

  • 基于FPGA的高速IPSec協議實現技術研究

    隨著國際互聯網絡的迅猛發展,網絡應用的不斷豐富,Intenret已經從最初以學術交流為目的而演變為商業行為,網絡安全性需求日益增加,高速網絡安全保密成為關注的焦點,在安全得到保障的情況下,為了滿足網速無限制的追求,高速網絡硬件加密設備也必將成為需求熱點。另一方面,IPSec協議被廣泛的應用于防火墻和安全網關中,但對IPSec協議的處理會大大增加網關的負載,成為千兆網實現的瓶頸。本文便是針對上述現狀,研究基于高性能FPGA實現千兆IPSec協議的設計技術。 目前,國外IPSec協議實現已經芯片化,達到幾千兆的速率,但是國內產品多以軟件實現,速度難以提高。本文采用的基于FPGA的IPSec技術方案,采用硬件實現隧道模式下的IPSec協議,為IP分組及其上層協議數據提供機密性、數據完整性驗證以及數據源驗證等安全服務。在以VPN為實施方案的基礎上,構建了以KDIPSec為設備原型以IPSec協議為出發點的千兆網絡系統環境模型,從硬件體系結構到各個模塊的劃分以及各個模塊實現的功能這幾個方面描述了KDIPSec實現技術,最后描述了一些關鍵模塊的FPGA設計和和仿真。所有處理模塊均在Xilinx公司的FPGA芯片中實現,處理速率超過1Gb/s。

    標簽: IPSec FPGA 協議 實現技術

    上傳時間: 2013-07-03

    上傳用戶:wfl_yy

  • 基于FPGA的電路板光板測試機硬件設計與樣機研制

      本文提出一種基于PC104嵌入式工業控制計算機與現場可編程門陣列(FPGA)的PCB測試機的硬件控制系統設計方案。方案中設計高效高壓控制電路,實現測試電壓與測試電流的精確數字控制。選用雙高壓電子開關形式代替高壓模擬電子開關,大幅度提高測試電壓。采用多電源方式在低控制電壓下實現對高壓電子開關的控制。設計高速信號處理電路對測試信號進行處理,從硬件上提高系統測試速度。  本設計中選用Altera公司的現場可編程器(FPGA)EP1K50,利用EDA設計工具Synplify、Modelsim、QuartusⅡ以及Verilog硬件描述語言完成了控制系統的硬件設計及調試,解決了由常規電路難以實現的問題。

    標簽: FPGA 電路板 測試機 硬件設計

    上傳時間: 2013-06-04

    上傳用戶:lizhen9880

  • 基于FPGA的數字化調頻DDS系統設計

    頻率合成技術廣泛應用于通信、航空航天、儀器儀表等領域。目前,常用的頻率合成技術有直接式頻率合成,鎖相頻率合成和直接數字頻率合成(DDS)。本次設計是利用FPGA完成一個DDS系統并利用該系統實現模擬信號的數字化調頻。 DDS是把一系列數字量形式的信號通過D/A轉換形成模擬量形式的信號的合成技術。主要是利用高速存儲器作查尋表,然后通過高速D/A轉換器產生已經用數字形式存入的正弦波(或其他任意波形)。一個典型的DDS系統應包括:相位累加器,可在時鐘的控制下完成相位的累加;相位碼—幅度碼轉換電路,一般由ROM實現;DA轉換電路,將數字形式的幅度碼轉換成模擬信號。DDS系統可以很方便地獲得頻率分辨率很精細且相位連續的信號,也可以通過改變相位字改變信號的相位,因此也廣泛用于數字調頻和調相。本次數字化調頻的基本思想是利用AD轉換電路將模擬信號轉換成數字信號,同時用該數字信號與一個固定的頻率字累加,形成一個受模擬信號幅度控制的頻率字,從而獲得一個頻率受模擬信號的幅度控制的正弦波,即實現了調頻。該DDS數字化調頻方案的硬件系統是以FPGA為核心實現的。使用Altera公司的ACEX1K系列FPGA,整個系統由VHDL語言編程,開發軟件為MAX+PLUSⅡ。經過實際測試,該系統在頻率較低時與理論值完全符合,但在高頻時,受器件速度的限制,波形有較大的失真。

    標簽: FPGA DDS 數字化 調頻

    上傳時間: 2013-06-14

    上傳用戶:ljt101007

  • 圖象壓縮系統中熵編解碼器的FPGA設計及實現

    隨著移動終端、多媒體、Internet網絡、通信,圖像掃描技術的發展,以及人們對圖象分辨率,質量要求的不斷提高,用軟件壓縮難以達到實時性要求,而且會帶來因傳輸大量原始圖象數據帶來的帶寬要求,因此采用硬件實現圖象壓縮已成為一種必然趨勢。而熵編碼單元作為圖像變換,量化后的處理環節,是圖像壓縮中必不可少的部分。研究熵編解碼器的硬件實現,具有廣闊的應用背景。本文以星載視頻圖像壓縮的硬件實現項目為背景,對熵編碼器和解碼器的硬件實現進行探討,給出了并行熵編碼和解碼器的實現方案。熵編解碼器中的難點是huffman編解碼器的實現。在設計并行huffman編碼方案時通過改善Huffman編碼器中變長碼流向定長碼流轉換時的控制邏輯,避免了因數據處理不及時造成數據丟失的可能性,從而保證了編碼的正確性。而在實現并行的huffman解碼器時,解碼算法充分利用了規則化碼書帶來的碼字的單調性,及在特定長度碼字集內碼字變化的連續性,將并行解碼由模式匹配轉換為算術運算,提高了存儲器的利用率、系統的解碼效率和速度。在實現并行huffman編碼的基礎上,結合針對DC子帶的預測編碼,針對直流子帶的游程編碼,能夠對圖像壓縮系統中經過DWT變換,量化,掃描后的數據進行正確的編碼。同時,在并行huffman解碼基礎上的熵解碼器也可以解碼出正確的數據提供給解碼系統的后續反量化模塊,進一步處理。在本文介紹的設計方案中,按照自頂向下的設計方法,對星載圖像壓縮系統中的熵編解碼器進行分析,進而進行邏輯功能分割及模塊劃分,然后分別實現各子模塊,并最終完成整個系統。在設計過程中,用高級硬件描述語言verilogHDL進行RTL級描述。利用了Altera公司的QuartusII開發平臺進行設計輸入、編譯、仿真,同時還采用modelsim仿真工具和symplicity的綜合工具,驗證了設計的正確性。通過系統波形仿真和下板驗證熵編碼器最高頻率可以達到127M,在62.5M的情況下工作正常。而熵解碼器也可正常工作在62.5M,吞吐量可達到2500Mbps,也能滿足性能要求。仿真驗證的結果表明:設計能夠滿足性能要求,并具有一定的使用價值。

    標簽: FPGA 圖象壓縮

    上傳時間: 2013-05-19

    上傳用戶:吳之波123

  • 基于FPGA的逆變器控制芯片研究

    逆變控制器的發展經歷從分立元件的模擬電路到以專用微處理芯片(DSP/MCU)為核心的電路系統,并從數模混合電路過渡到純數字控制的歷程。但是,通用微處理芯片是為一般目的而設計,存在一定局限。為此,近幾年來逆變器專用控制芯片(ASIC)實現技術的研究越來越受到關注,已成為逆變控制器發展的新方向之一。本文利用一個成熟的單相電壓型PWM逆變器控制模型,圍繞逆變器專用控制芯片ASIC的實現技術,依次對專用芯片的系統功能劃分,硬件算法,全系統的硬件設計及優化,流水線操作和并行化,芯片運行穩定性等問題進行了初步研究。首先引述了單相電壓型PWM逆變器連續時間和離散時間的數學模型,以及基于極點配置的單相電壓型PWM逆變器電流內環電壓外環雙閉環控制系統的設計過程,同時給出了仿真結果,仿真表明此系統具有很好的動、靜態性能,并且具有自動限流功能,提高了系統的可靠性。緊接著分析了FPGA器件的特征和結構。在給出本芯片應用目標的基礎上,制定了FPGA目標器件的選擇原則和芯片的技術規格,完成了器件選型及相關的開發環境和工具的選取。然后系統闡述了復雜FPGA設計的設計方法學,詳細介紹了基于FPGA的ASIC設計流程,概要介紹了僅使用QuartusII的開發流程,以及Modelsim、SynplifyPro、QuartusII結合使用的開發流程。在此基礎上,進行了芯片系統功能劃分,針對:DDS標準正弦波發生器,電壓電流雙環控制算法單元,硬件PI算法單元,SPWM產生器,三角波發生器,死區控制器,數據流/控制流模塊等逆變器控制硬件算法/控制單元,研究了它們的硬件算法,完成了模塊化設計。分析了全數字鎖相環的結構和模型,以此為基礎,設計了一種應用于逆變器的,用比例積分方法替代傳統鎖相系統中的環路濾波,用相位累加器實現數控振蕩器(DCO)功能的高精度二階全數字鎖相環(DPLL)。分析了“流水線操作”等設計優化問題,并針對逆變器控制系統中,控制系統算法呈多層結構,且層與層之間還有數據流聯系,其執行順序和數據流的走向較為復雜,不利于直接采用流水線技術進行設計的特點,提出一種全新的“分層多級流水線”設計技術,有效地解決了復雜控制系統的流水線優化設計問題。本文最后對芯片運行穩定性等問題進行了初步研究。指出了設計中的“競爭冒險”和飽受困擾之苦的“亞穩態”問題,分析了產生機理,并給出了常用的解決措施。

    標簽: FPGA 逆變器 控制芯片

    上傳時間: 2013-05-28

    上傳用戶:ice_qi

  • FPGA技術在全數字化超聲診斷儀中的應用研究

    數字超聲診斷設備在臨床診斷中應用十分廣泛,研制全數字化的醫療儀器已成為趨勢。盡管很多超聲成像儀器設計制造中使用了數字化技術,但是我們可以說現代VLSI 和EDA 技術在其中并沒有得到充分有效的應用。隨著現代電子信息技術的發展,PLD 在很多與B 型超聲成像或多普勒超聲成像有關的領域都得到了較好的應用,例如數字通信和相控雷達領域。 在研究現代超聲成像原理的基礎上,我們首先介紹了常見的數字超聲成像儀器的基本結構和模塊功能,同時也介紹了現代FPGA 和EDA 技術。隨后我們詳細分析討論了B 超中,全數字化波束合成器的關鍵技術和實現手段。我們設計實現了片內高速異步FIFO 以降低采樣率,仿真結果表明資源使用合理且訪問時間很小。正交檢波方法既能給出灰度超聲成像所需要的回波的幅值信息,也能給出多普勒超聲成像所需要的回波的相移信息。我們設計實現了基于直接數字頻率合成原理的數控振蕩器,能夠給出一對幅值和相位較平衡的正交信號,且在FPGA 片內實現方案簡單廉價。數控振蕩器輸出波形的頻率可動態控制且精度較高,對于隨著超聲在人體組織深度上的穿透衰減,導致回波中心頻率下移的聲學物理現象,可視作將回波接收機的中心頻率同步動態變化進行補償。 還設計實現了B 型數字超聲診斷儀前端發射波束聚焦和掃描控制子系統。在單片FPGA 芯片內部設計實現了聚焦延時、脈寬和重復頻率可動態控制的發射驅動脈沖產生器、線掃控制、探頭激勵控制、功能碼存儲等功能模塊,功能仿真和時序分析結果表明該子系統為設計實現高速度、高精度、高集成度的全數字化超聲診斷設備打下了良好的基礎,將加快其研發和制造進程,為生物醫學電子、醫療設備和超聲診斷等方面帶來新思路。

    標簽: FPGA 全數字 中的應用 超聲診斷儀

    上傳時間: 2013-06-18

    上傳用戶:hfmm633

  • 指紋識別算法的研究及基于FPGA的硬件實現

    隨著圖像處理和模式識別技術的進步,基于生物特征的識別技術成為蓬勃發展的高技術之一,根據IBG(InternationalBiometricGroup)組織對生物特征市場的統計和預測,該領域的收入的年增長率30-50%,到2008年,全球總收入將達到46.39億美元。而基于指紋特征的識別技術由于其獨特的可靠性,穩定性,方便快捷的特點,恰好符合了市場的需求。目前指紋識別技術是生物識別領域中應用最廣泛的識別技術,也是研究與應用的一個熱點。 SOPC片上可編程系統和嵌入式系統是當前電子設計領域中最熱門的概念。NiosⅡ是Altera公司開發的一種采用流水線技術、單指令流的RISC嵌入式處理器軟核,可以將它嵌入FPGA內部,與用戶自定義邏輯結合構成一個基于FPGA的片上系統。與嵌入式硬核相比較,嵌入式軟核具有更大的靈活性。而FPGA的高速性、恰恰滿足了指紋識別系統對速度的要求。 本文對指紋識別技術中各個環節的算法進行了較為深入的研究,結合NiosⅡ嵌入式處理器的特點,對算法進行了合理的選擇與優化,形成了一套完整的指紋識別算法,并提出了一種基于FPGA的指紋識別系統硬件設計方案。 論文的內容主要包括以下幾個方面: 1、對指紋圖像預處理、后處理和匹配算法進行了改進,提高了算法的性能;設計了一種適用于快速匹配的指紋特征數據結構;提出了一套基于特征點匹配的指紋識別算法。實驗結果表明該算法速度快、誤識率較低、可靠性較高,可以滿足實用的要求。 2、本著增加系統集成度、減小系統體積、提高便攜性、降低功耗和成本,同時提升系統的性能的原則,使用Altera公司提供的外圍設備IP核配合NiosⅡ處理器軟核搭建了一個單片嵌入式系統,然后以內嵌NiosⅡ軟核的FPGA和FPS200指紋采集器為核心芯片,外配片外RAM和Flash存儲器以及小鍵盤和LCD顯示屏等器件,設計了一個便攜式指紋識別系統,提出了一套基于FPGA的硬件設計方案。 3、利用NiosⅡ開發板對硬件設計方案進行了初步的驗證,實現了指紋采集芯片FPS200與FPGA的接口,并進行了算法的移植。 實驗結果表明本文所提出的系統設計方案是可行的。基于FPGA的自動指紋識別系統在速度、功耗、體積、擴展性方面有著獨特的優勢,具有廣闊的發展空間。最后提出了對這一設計繼續改進的思路和下一步研究的內容。

    標簽: FPGA 指紋識別 法的研究 硬件實現

    上傳時間: 2013-06-07

    上傳用戶:kikye

  • 軟件無線電調制解調系統的研究及其FPGA實現

    軟件無線電是二十世紀九十年代提出的一種實現無線通信的體系結構,被認為是繼模擬通信、數字通信之后的第三代無線電通信技術。它的中心思想是:構造一個開放性、標準化、模塊化的通用硬件平臺,并使寬帶模數和數模轉換器盡可能靠近天線,從而將各種功能,如工作頻段、調制解調類型、數據格式、加密模式、通信協議等用軟件來完成。 本論文首先介紹了軟件無線電的基本原理和三種結構形式,綜述了軟件無線電的幾項關鍵技術及其最新研究進展。其中調制解調模塊是軟件無線電系統中的重要部分,集中體現了軟件無線電最顯著的優點——靈活性。目前這一部分的技術實現手段多種多樣。隨著近幾年來芯片制造工藝的飛速發展,可編程器件FPGA以其高速的處理性能、高容量和靈活的可重構能力,成為實現軟件無線電技術的重要手段。 本論文調制解調系統的設計,選擇有代表性的16QAM和QPSK兩種方式作為研究對象,采用SystemView軟件作為系統級開發工具進行集成化設計。在實現系統仿真和FPGA整體規劃后,著重分析用VHDL實現其中關鍵模塊以及利用嵌入FPGA的CPU核控制調制解調方式轉換的方法。同時,在設計中成功地調用了Xilinx公司的IP核,實現了設計復用。由于FPGA內部邏輯可以根據需要進行重構,因而硬件的調試和升級變得很容易,而內嵌CPU使信號處理過程可以用軟件進行控制,充分體現了軟件無線電的靈活性。 通過本論文的研究,初步驗證了在FPGA內實現數字調制解調過程及控制的技術可行性和應用的靈活性,并對將來的擴展問題進行了研究和討論,為實現完整的軟件無線電系統奠定了基礎。

    標簽: FPGA 軟件無線電 調制解調

    上傳時間: 2013-06-10

    上傳用戶:xhz1993

  • IEEE 802.16a RS-CC編譯碼VLSI算法研究及FPGA實現

      本論文依據IEEE802.16a物理層對RS-CC碼的參數要求,研究了RS-CC碼的高速編、譯碼的VLSI硬件算法,同時對FPGA開發技術進行了研究,以VerilogHDL為描述語言,在Xilinx公司的FPGA上實現了高速的RS-CC編、譯碼器。RS譯碼器中,錯誤位置多項式和錯誤值多項式的求解采用無求逆單元,并具有規則數據流、易于VLSI實現的改進的歐幾里德算法(MEA);CC譯碼器由采用模歸一化路徑度量的全并行的“加比選(ACS)”模塊和具有脈動陣列結構的幸存路徑回溯模塊組成。  在實現RS-CC譯碼器的過程中,分別從算法上和根據FPGA的結構特點上,對譯碼器做了一些優化工作,降低了硬件資源占有率和提高了譯碼速度。  此外,還搭建了以Xilinx公司40萬等效門的FPGASpartan-Ⅲ400-4PQ208為主體,以Cypress公司的USB2.0芯片CY7C68013為高速數據接口的硬件試驗平臺,并在此試驗平臺上實現了文中的高速RS-CC編譯碼系統。

    標簽: 802.16 RS-CC IEEE FPGA

    上傳時間: 2013-06-03

    上傳用戶:lx9076

主站蜘蛛池模板: 贵阳市| 鹤壁市| 安乡县| 慈溪市| 齐河县| 高碑店市| 察隅县| 深泽县| 开封市| 夹江县| 沁源县| 静乐县| 韶关市| 柳州市| 桑植县| 万载县| 北安市| 景泰县| 西宁市| 昌邑市| 新晃| 鄂托克旗| 金沙县| 阿拉善左旗| 井冈山市| 清涧县| 天水市| 大名县| 贵溪市| 东明县| 旌德县| 惠来县| 清远市| 汪清县| 和田县| 大城县| 内黄县| 威信县| 东丽区| 太白县| 长岭县|