摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計方案, 改進(jìn)了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場需求, Xilinx 公司適時推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點到點串行數(shù)據(jù)傳輸, 同時其可擴(kuò)展的帶寬, 為系統(tǒng)設(shè)計人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會導(dǎo)致系統(tǒng)資源的浪費。本文提出的設(shè)計方案可以改進(jìn)Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
標(biāo)簽： Rocket 2.5 高速串行 收發(fā)器
上傳時間： 2013-11-06
上傳用戶：smallfish
摘 要:介紹了FPGA最新一代器件Virtex25上的高速串行收發(fā)器RocketIO。基于ML505開發(fā)平臺構(gòu)建了一個高速串行數(shù)據(jù)傳輸系統(tǒng),重點說明了該系統(tǒng)采用RocketIO實現(xiàn)1. 25Gbp s高速串行傳輸?shù)脑O(shè)計方案。實現(xiàn)并驗證了采用FPGA完成千兆串行傳輸?shù)墓δ苣繕?biāo),為后續(xù)采用FPGA實現(xiàn)各種高速協(xié)議奠定了良好的基礎(chǔ)。關(guān)鍵詞: FPGA;高速串行傳輸; RocketIO; GTP 在數(shù)字系統(tǒng)互連設(shè)計中,高速串行I/O技術(shù)取代傳統(tǒng)的并行I/O技術(shù)成為當(dāng)前發(fā)展的趨勢。與傳統(tǒng)并行I/O技術(shù)相比,串行方案提供了更大的帶寬、更遠(yuǎn)的距離、更低的成本和更高的擴(kuò)展能力,克服了并行I/O設(shè)計存在的缺陷。在實際設(shè)計應(yīng)用中,采用現(xiàn)場可編程門陣列( FPGA)實現(xiàn)高速串行接口是一種性價比較高的技術(shù)途徑。
上傳時間： 2013-11-22
上傳用戶：lingzhichao
采用Xlinx公司的Virtex5系列FPGA設(shè)計了一個用于多種高速串行協(xié)議的數(shù)據(jù)交換模塊,并解決了該模塊實現(xiàn)中的關(guān)鍵問題.該交換模塊實現(xiàn)4X模式RapidIO協(xié)議與4X模式PCI Express協(xié)議之間的數(shù)據(jù)交換,以及自定義光纖協(xié)議與4X模式PCI Express協(xié)議之間的數(shù)據(jù)交換,實現(xiàn)了單字讀寫以及DMA操作,并提供高速穩(wěn)定的傳輸帶寬.
標(biāo)簽： FPGA 高速串行 模塊 實現(xiàn)方法
上傳時間： 2013-10-12
上傳用戶：rnsfing
高速串并轉(zhuǎn)換器的設(shè)計是FPGA 設(shè)計的一個重要方面,傳統(tǒng)設(shè)計方法由于采用FPGA 的內(nèi)部邏輯資源來實現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FGPA 驗證平臺中多路高速串并轉(zhuǎn)換器的設(shè)計為例,詳細(xì)闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設(shè)計方法和16 路1 :8 串并轉(zhuǎn)換器的實現(xiàn)。結(jié)果表明,采用Xilinx Virtex24 的ISERDES 設(shè)計的多路串并轉(zhuǎn)換器可以實現(xiàn)800 Mbit/ s 輸入信號的串并轉(zhuǎn)換,并且減少了設(shè)計復(fù)雜度,縮短了開發(fā)周期,能滿足設(shè)計要求。關(guān)鍵詞:串并轉(zhuǎn)換;現(xiàn)場可編程邏輯陣列;Xilinx ; ISERDES
標(biāo)簽： FPGA 多路 串并轉(zhuǎn)換
上傳時間： 2013-11-03
上傳用戶：王小奇
文章分析了雷達(dá)高速寬帶數(shù)字接收與恢復(fù)的現(xiàn)狀，以及制約其發(fā)展的關(guān)鍵因素，提出基于高速串行器/解串器、FPGA和正交數(shù)字上變頻器的高速寬帶數(shù)字接收與恢復(fù)系統(tǒng)方案。系統(tǒng)以光纖為傳輸媒介，以FPGA為控制核心，正交調(diào)試器為信號調(diào)制平臺，完成高速數(shù)字接收、基帶信號預(yù)處理與基帶信號的上變頻等功能。該系統(tǒng)具有誤碼率低、可靠性高的優(yōu)點。
標(biāo)簽： 光纖技術(shù) 雷達(dá) 技術(shù)研究 高速通信
上傳時間： 2014-12-28
上傳用戶：czl10052678
針對實時型相機(jī)對系統(tǒng)小型化、通用化及數(shù)據(jù)高速率可靠傳輸?shù)男枨螅闹性谘芯扛咚俅衅?解串器（SerDes）器件TLK2711工作原理的基礎(chǔ)上，提出了高速串行全雙工通信協(xié)議總體設(shè)計方案。文章以TLK2711為物理層、FPGA為鏈路層設(shè)計了高速串行全雙工通信協(xié)議，對協(xié)議的實現(xiàn)進(jìn)行了詳細(xì)的描述。協(xié)議的在定制中力求做到了最簡化，為上層用戶提供簡單的數(shù)據(jù)接口。試驗中通過兩塊電路板的聯(lián)調(diào)，完成了數(shù)據(jù)率為2.5Gbps的點對點高速傳輸，采用發(fā)送偽隨機(jī)碼測試，系統(tǒng)工作2小時，所測誤碼率小于10-12。
上傳時間： 2014-12-28
上傳用戶：wff
本文介紹了一種由低次級聯(lián)形式構(gòu)成的W波段寬帶六倍頻器。輸入信號先經(jīng)過MMIC得到二倍頻，再由反向并聯(lián)二極管對平衡結(jié)構(gòu)實現(xiàn)寬帶三倍頻，從而將Ku波段信號六倍頻到W波段。該倍頻器的輸入端口為玻璃絕緣子同軸轉(zhuǎn)換接頭，輸出為 WR-10 標(biāo)準(zhǔn)矩形波導(dǎo)結(jié)構(gòu)。仿真結(jié)果表明當(dāng)輸入信號功率為20dBm時，三倍頻器在整個W波段的輸出三次諧波功率為4.5dBm左右，變頻損耗小于17dB。該設(shè)計可以降低毫米波設(shè)備的主振頻率，擴(kuò)展已有微波信號源的工作頻段。
上傳時間： 2013-11-16
上傳用戶：qingzhuhu
OFDM是無人機(jī)高速遙測信道中的主要傳輸技術(shù)之一，但是OFDM系統(tǒng)的主要缺陷之一是具有較高的峰均比。文中研究了一種信道糾錯編碼與迭代限幅濾波算法（Repeated Clipping and Filtering，RCF）相結(jié)合的峰均比抑制方案。仿真結(jié)果表明，RCF算法能夠?qū)崿F(xiàn)峰均比的有效抑制，卷積編碼和Turbo編碼能夠有效抑制RCF算法產(chǎn)生的限幅噪聲，降低系統(tǒng)誤碼率。
上傳時間： 2013-10-09
上傳用戶：sunshie
由于電子對抗技術(shù)的飛速發(fā)展，低頻段電子干擾設(shè)備已經(jīng)非常完善，低頻段主動雷達(dá)的工作效能相應(yīng)地大幅度降低。為了提高雷達(dá)系統(tǒng)的抗干擾能力，通過對國內(nèi)外雷達(dá)技術(shù)發(fā)展趨勢的研究，以及影響雷達(dá)系統(tǒng)抗干擾能力主要因素的分析，說明了采用更高頻段的雷達(dá)導(dǎo)引頭技術(shù)發(fā)展的重要性。以W波段雷達(dá)導(dǎo)引頭技術(shù)發(fā)展及應(yīng)用為前提，對其中需要解決的關(guān)鍵技術(shù)進(jìn)行了分解，論述了W波段雷達(dá)導(dǎo)引頭的基本實現(xiàn)方案、關(guān)鍵技術(shù)解決途徑，得出W波段雷達(dá)導(dǎo)引頭技術(shù)發(fā)展具有策略上的必要性和技術(shù)上的可行性的結(jié)論。
標(biāo)簽： W波段 雷達(dá)導(dǎo)引頭 技術(shù)分析
上傳時間： 2013-12-04
上傳用戶：mikesering
為了提高CPU模塊之間的點對點通信速率，通過對以太網(wǎng)控制器MAC的研究，設(shè)計出一種點對點高速通信控制器。該控制器是基于媒體無關(guān)接口MII和以太網(wǎng)收發(fā)器的點對點高速通信控制器。利用VHDL語言編寫該控制器的相關(guān)代碼，使用MAXPLUSⅡ?qū)υ摽刂破鞯臄?shù)據(jù)發(fā)送和數(shù)據(jù)接收進(jìn)行仿真，并在實驗室樣機(jī)上進(jìn)行實現(xiàn)。仿真結(jié)果和實驗結(jié)果表明這種點對點高速通信控制器的設(shè)計方法是可行的。
上傳時間： 2013-11-09
上傳用戶：zhangxin
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
