亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

ADI---高速運放PCB布線實踐指南

雖然印制電路板（PCB）布線在高速電路中具有關(guān)鍵的作用，但它往往是電路設(shè)計過程的最后幾個步驟之一。高速 PCB 布線有很多方面的問題，關(guān)于這個題目已有人撰寫了大量的文獻(xiàn)。本文主要從實踐的角度來探討高速電路的布線問題。主要目的在于幫助新用戶當(dāng)設(shè)計高速電路 PCB 布線時對需要考慮的多種不同問題引起注意。另一個目的是為已經(jīng)有一段時間沒接觸PCB 布線的客戶提供一種復(fù)習(xí)資料。由于版面有限，本文不可能詳細(xì)地論述所有的問題，但是我們將討論對提高電路性能、縮短設(shè)計時間、節(jié)省修改時間具有最大成效的關(guān)鍵部分。

標(biāo)簽： ADI PCB 高速運放 布線

上傳時間： 2013-04-24

上傳用戶：DanXu

AES加、解密算法的FPGA優(yōu)化設(shè)計

2000年10月2日，美國國家標(biāo)準(zhǔn)與技術(shù)研究所宣布采用Rijndael算法作為高級加密標(biāo)準(zhǔn)，并于2002年5月26日正式生效，AES算法將在今后很長一段時間內(nèi)，在信息安全中扮演重要角色。因此，對AES算法實現(xiàn)的研究就成為了國內(nèi)外的熱點，會在信息安全領(lǐng)域得到廣泛的應(yīng)用。用FPGA實現(xiàn)AES算法具有快速、靈活、開發(fā)周期短等優(yōu)點。 本論文就是針對AES加、解密算法在同一片F(xiàn)PGA中的優(yōu)化實現(xiàn)問題，在深入分析了AES算法的整體結(jié)構(gòu)、基本變換以及加、解密流程的基礎(chǔ)上，對AES算法的加、解密系統(tǒng)的FPGA優(yōu)化設(shè)計進(jìn)行了研究。主要內(nèi)容為： 1．確定了實現(xiàn)方案以及關(guān)鍵技術(shù)，在比較了常用的結(jié)構(gòu)后，采用了適合高速并行實現(xiàn)AES加、解密算法的結(jié)構(gòu)——內(nèi)外混合的流水線結(jié)構(gòu)，并給出了總體的設(shè)計框圖。由于流水線結(jié)構(gòu)不適用于反饋模式，為了達(dá)到較高的運算速度，該系統(tǒng)使用的是電碼本模式(ECB)的工作方式； 2．對各個子模塊的設(shè)計分別予以詳細(xì)分析，結(jié)合算法本身和FPGA的特點，采用查表法優(yōu)化處理了字節(jié)代換運算，列混合運算和密鑰擴(kuò)展運算。同時，考慮到應(yīng)用環(huán)境的不同，本設(shè)計支持?jǐn)?shù)據(jù)分組為128比特，密鑰長度為128比特、192比特以及256比特三種模式下的AES算法加、解密過程。完成了AES加、解密算法在同一片F(xiàn)PGA中實現(xiàn)的這個系統(tǒng)的優(yōu)化設(shè)計； 3．利用QLJARTUSII開發(fā)工具進(jìn)行代碼的編寫工作和綜合編譯工作，在 MODELSIM中進(jìn)行仿真并給出仿真結(jié)果，給出了各個模塊和整個設(shè)計的仿真測試結(jié)果； 4．和其他類似的設(shè)計做了橫向?qū)Ρ龋贸鼋Y(jié)論：本設(shè)計在保證了速度的基礎(chǔ)上實現(xiàn)了資源和速度的均衡，在性能上具有較大的優(yōu)勢。

標(biāo)簽： FPGA AES 解密 算法

上傳時間： 2013-05-25

上傳用戶：wcl168881111111

高速數(shù)字電路設(shè)計教材華為黑魔手冊翻譯

高速數(shù)字電路設(shè)計教材 華為黑魔手冊翻譯

標(biāo)簽： 高速數(shù)字電路 設(shè)計教材 華為

上傳時間： 2013-07-20

上傳用戶：ZHWKLIU

FPGA用于160Gbs高速光纖通信系統(tǒng)中PMD補償?shù)难芯?/a>

標(biāo)簽： FPGA 160 Gbs PMD

上傳時間： 2013-04-24

上傳用戶：suxuan110425

基于FPGA的PCI接口設(shè)計及其應(yīng)用

該文進(jìn)行的設(shè)計作為數(shù)控系統(tǒng)大課題中的一個子課題,主要研究利用PCI總線來實現(xiàn)對外圍IO的操作,硬件上包括設(shè)計一塊PCI接口卡并測試通過,軟件上實現(xiàn)了PCI接口卡在Linux下的驅(qū)動和用軟PLC來實現(xiàn)對外圍IO的操作.該文在比較幾種微機總線的基礎(chǔ)上,為了實現(xiàn)數(shù)控系統(tǒng)高速、高精度、低功耗的要求,采用PCI總線進(jìn)行設(shè)計.隨著可編程邏輯器件的發(fā)展,為在一片PLD芯片內(nèi)實現(xiàn)復(fù)雜的邏輯控制提供了條件.該文在綜合比較開發(fā)PCI卡的幾種方法的基礎(chǔ)上,選擇了使用FPGA來實現(xiàn)PCI接口卡設(shè)計.用VHDL語言對FPGA編程,采用模塊化的設(shè)計方法進(jìn)行設(shè)計,用狀態(tài)機來控制PCI邏輯的時序.設(shè)計首先在EDA軟件上仿真通過后,制作成PCI板卡并在現(xiàn)場調(diào)試通過.為方便所設(shè)計的PCI卡在數(shù)控系統(tǒng)及其它系統(tǒng)中應(yīng)用,該文設(shè)計了PCI卡在Linux下的設(shè)備驅(qū)動程序,主要包括設(shè)備的注冊與注銷、與Linux內(nèi)核的接口、相關(guān)的入口函數(shù)、驅(qū)動程序的編碼、編譯、加載與卸載等,并編寫了相應(yīng)的測試代碼,在Linux環(huán)境下調(diào)試通過.為了解決數(shù)控系統(tǒng)中PLC的應(yīng)用問題,該文還設(shè)計了PCI卡在軟PLC中的應(yīng)用.采用的軟PLC軟件是Linux下的MatPLC軟件.在詳細(xì)討論MatPLC工作原理的基礎(chǔ)上,設(shè)計了一個輸入模塊、一個輸出模塊和一個MatPLC配置文件.輸入模塊通過驅(qū)動程序從PCI卡中讀取數(shù)據(jù),傳送到MatPLC內(nèi)核的全局變量中,輸出模塊從內(nèi)核全局變量讀取數(shù)據(jù)并進(jìn)行邏輯運算,再輸出到PCI卡.將他們編譯通過,并進(jìn)行測試,最終實現(xiàn)軟PLC對外圍IO端口的讀寫.該論文受到廣東省科技攻關(guān)項目[2002A1040402]、廣東省科技攻關(guān)項目[2003C101002]、廣州市重大科技攻關(guān)計劃[2002Z1-D0051]的資助.

標(biāo)簽： FPGA PCI 接口設(shè)計

上傳時間： 2013-07-18

上傳用戶：szchen2006

基于FPGA的高速圖像處理系統(tǒng)的研究

現(xiàn)代自動化生產(chǎn)技術(shù)迅猛發(fā)展,對保證其產(chǎn)品質(zhì)量的檢測技術(shù)也提出了更高的要求,許多傳統(tǒng)的檢測手段已不能滿足現(xiàn)代化大生產(chǎn)的需求.而在計算機視覺理論基礎(chǔ)上發(fā)展起來的視覺檢測技術(shù)以其高精度、非接觸、自動化程度高等優(yōu)點滿足了現(xiàn)代生產(chǎn)過程在線檢測的要求,逐漸由實驗室走向工業(yè)現(xiàn)場,得到了日益廣泛的應(yīng)用.隨著現(xiàn)代生產(chǎn)節(jié)拍的不斷加快,以及檢測節(jié)點的增多,處理數(shù)據(jù)量的增大,對視覺檢測系統(tǒng)的測量速度提出了更高的要求,而在現(xiàn)有的檢測系統(tǒng)中,實現(xiàn)100％實時在線檢測的關(guān)鍵問題是提高視覺圖像的處理速度,從而提高整個視覺檢測系統(tǒng)的處理速度.因此該文提出基于FPGA的高速圖像處理系統(tǒng)的設(shè)計方案,得到了國家"十五"攻關(guān)項目"光學(xué)數(shù)碼柔性通用坐標(biāo)測量機"的資助.該文針對以下三個方面進(jìn)行研究并取得一定的成果:(一)高速圖像處理硬件解決方案的研究通過分析現(xiàn)有的幾種實現(xiàn)高速圖像處理的方法的優(yōu)缺點,提出了基于現(xiàn)場可編程邏輯器件FPGA(Field Programmable Gate Array)技術(shù)的高速圖像處理系統(tǒng)的方案,并構(gòu)建了其硬件平臺.(二)基于USB總線的通訊采用USB專用接口芯片,實現(xiàn)高速圖像處理系統(tǒng)與PC機的通訊驗證硬件設(shè)計的正確性.(三)基于FPGA的圖像處理的研究分析圖像處理的特點及其基本的方法,初步研究了基于FPGA的圖像低層次處理的硬件化方法的實現(xiàn).

標(biāo)簽： FPGA 高速圖像處理

上傳時間： 2013-04-24

上傳用戶：tb_6877751

高速FPGA在激光回波檢測中的應(yīng)用

激光測距是激光技術(shù)在軍事上最早和最成熟的應(yīng)用，自1961．年美國休斯飛機公司研制成功世界上第一臺激光測距機之后，激光測距技術(shù)發(fā)展迅速。如今，它已經(jīng)被廣泛運用于軍用領(lǐng)域和民用領(lǐng)域。為了進(jìn)一步提高我國激光測距水平，研制更高性能激光測距機依然是我國國防科技研究中的重要課題之一。其中，測距精度是激光測距機的一個重要參數(shù)。而激光測距機能否準(zhǔn)確的檢測激光回波信號將直接影響測距精度。 脈沖激光測距系統(tǒng)主要包括激光發(fā)射子系統(tǒng)、激光回波探測子系統(tǒng)、回波檢測與主控子系統(tǒng)、終端顯示子系統(tǒng)等組成。其中設(shè)計高精度激光回波檢測與主控子系統(tǒng)是實現(xiàn)高精度激光測距的核心問題。傳統(tǒng)激光回波檢測與主控子系統(tǒng)通常采用分立元件和小規(guī)模集成電路設(shè)計，電路復(fù)雜且精度較低。隨著數(shù)字電路設(shè)計技術(shù)的發(fā)展，已出現(xiàn)大規(guī)模可編程邏輯器件FPGA(現(xiàn)場可編程門陣列)和CPLD(復(fù)雜可編程邏輯器件)。采用FPGA代替?zhèn)鹘y(tǒng)的分立元件和小規(guī)模集成電路來設(shè)計激光回波檢測與主控子系統(tǒng)，不僅提高了回波檢測精度，同時簡化了整個測距系統(tǒng)的設(shè)計。 本文研究了將激光回波信號直接送入FPGA進(jìn)行檢測的方案。同時，采用這種方案設(shè)計了一種激光回波檢測系統(tǒng)，并把它成功運用在一引信項目中。這種方案電路設(shè)計簡單，易于實現(xiàn)。在實際應(yīng)用中，由于激光回波探測子系統(tǒng)只是完成由光信號到電信號的轉(zhuǎn)換及簡單放大，理論分析和試驗結(jié)果均表明，采用該方案進(jìn)行回波檢測的精度較低，這種回波檢測方法也只能應(yīng)用在測距精度要求低的項目中。 為了滿足另一高精度測距項目的需要，在FPGA直接進(jìn)行激光回波檢測方案的基礎(chǔ)上，設(shè)計了一種高精度激光回波檢測系統(tǒng)。文中介紹了其實現(xiàn)原理，理論上分析了該系統(tǒng)所能達(dá)到的回波檢測精度及整機測距系統(tǒng)的測距精度。與第一種方案相比，該方案引入了超高速數(shù)據(jù)采集電路。由于采樣速率高達(dá)lGsps，該方案實現(xiàn)的難點在于如何保證數(shù)據(jù)采集電路的穩(wěn)定工作。文中從總體方案的設(shè)計，到器件的選型，硬件電路板的實現(xiàn)等方面做了詳細(xì)的闡述，最終完成了系統(tǒng)硬件電路設(shè)計。接著介紹了系統(tǒng)程序設(shè)計。后面給出了試驗測試結(jié)果，該系統(tǒng)工作穩(wěn)定，性能良好。系統(tǒng)設(shè)計中引入的超高速數(shù)據(jù)采集電路有著廣泛的應(yīng)用，為其他相關(guān)設(shè)計提供了參考。最后，對全文做了工作總結(jié)，并給出了接下來的后續(xù)工作與展望。 本文在高速FPGA對激光回波信號檢測方向取得了一定的成果，為進(jìn)一步研究提供了參考價值。

標(biāo)簽： FPGA 激光 回波 中的應(yīng)用

上傳時間： 2013-06-13

上傳用戶：cy1109

基于FPGA和PCI總線的WCDMA信號采集卡的研制

　　本論文利用FPGA可編程邏輯器件和硬件描述語言Verilog，采用自頂向下的設(shè)計方法，開發(fā)了一款基于PCI總線的高速數(shù)據(jù)采集卡。本數(shù)據(jù)采集系統(tǒng)中，采用PLX公司生產(chǎn)的PLX9080作為PCI總線接口芯片。用4片每片容量為8MB的SDRAM作為數(shù)據(jù)采集的前端和PCI總線的數(shù)據(jù)緩沖。用ALTERA公司生產(chǎn)的Cyclone系列FPGA實現(xiàn)PCI接口芯片PLX9080的時序邏輯、對數(shù)據(jù)采集通道的前端控制以及對SDRAM的讀寫控制。　　在本論文將重點放在了用硬件描述語言Verilog進(jìn)行FPGA硬件邏輯編程上。本論文按照自頂向下的設(shè)計方法，詳細(xì)論述了PCI接口轉(zhuǎn)化電路模塊、SDRAM存儲片子讀寫控制電路模塊、FPGA內(nèi)部寄存器讀寫控制電路模塊以及用于RF端的自動增益控制電路AGC模塊的設(shè)計。　　

標(biāo)簽： WCDMA FPGA PCI 總線

上傳時間： 2013-04-24

上傳用戶：yhm_all

基于FPGA技術(shù)的星載高速復(fù)接器設(shè)計

隨著空間科學(xué)任務(wù)的增加,需要處理的空間科學(xué)數(shù)據(jù)量激增,要求建立一個高速的空間數(shù)據(jù)連接網(wǎng)絡(luò).高速復(fù)接器作為空間飛行器星上網(wǎng)絡(luò)的關(guān)鍵設(shè)備,其性能對整個空間數(shù)據(jù)網(wǎng)絡(luò)的性能起著重要影響.該文闡述了利用先入先出存儲器FIFO進(jìn)行異步速率調(diào)整,應(yīng)用VHDL語言和可編程門陣列FPGA技術(shù),對多個信號源數(shù)據(jù)進(jìn)行數(shù)據(jù)打包、信道選通調(diào)度和多路復(fù)接的方法.設(shè)計中,用VHDL語言對高速復(fù)接器進(jìn)行行為級建模,為了驗證這個模型,首先使用軟件進(jìn)行仿真,通過編寫testbench程序模擬FIFO的動作特點,對程序輸入信號進(jìn)行仿真,在軟件邏輯仿真取得預(yù)期結(jié)果后,繼續(xù)設(shè)計硬件電路,設(shè)計出的實際電路實現(xiàn)了將來自兩個不同速率的信源數(shù)據(jù)(1394總線數(shù)據(jù)和1553B總線數(shù)據(jù))復(fù)接成一路符合CCSDS協(xié)議的位流業(yè)務(wù)數(shù)據(jù).在實驗調(diào)試中對FPGA的輸出數(shù)據(jù)進(jìn)行檢驗,同時對設(shè)計方法進(jìn)行驗證.驗證結(jié)果完全符合設(shè)計目標(biāo).應(yīng)用硬件可編程邏輯芯片F(xiàn)PGA設(shè)計高速復(fù)接器,大幅度提高了數(shù)據(jù)的復(fù)接速率,可應(yīng)用于未來的星載高速數(shù)據(jù)系統(tǒng)中,能夠完成在軌系統(tǒng)的數(shù)據(jù)復(fù)接任務(wù).

標(biāo)簽： FPGA 星載 復(fù)接器

上傳時間： 2013-07-17

上傳用戶：wfl_yy

基于FPGA實現(xiàn)可擴(kuò)展高速FFT處理器的研究

DFT(離散傅立葉變換)作為將信號從時域轉(zhuǎn)換到頻域的基本運算,在各種數(shù)字信號處理中起著核心作用

標(biāo)簽： FPGA FFT 擴(kuò)展 處理器

上傳時間： 2013-08-04

上傳用戶：wangdean1101