當前，在系統級互連設計中高速串行I/O技術迅速取代傳統的并行I/O技術正成為業界趨勢。人們已經意識到串行I/O“潮流”是不可避免的，因為在高于1Gbps的速度下，并行I/O方案已經達到了物理極限，不能再提供可靠和經濟的信號同步方法。基于串行I/O的設計帶來許多傳統并行方法所無法提供的優點，包括：更少的器件引腳、更低的電路板空間要求、減少印刷電路板（PCB）層數、PCB布局布線更容易、接頭更小、EMI更少，而且抵抗噪聲的能力也更好。高速串行I/O技術正被越來越廣泛地應用于各種系統設計中，包括PC、消費電子、海量存儲、服務器、通信網絡、工業計算和控制、測試設備等。迄今業界已經發展出了多種串行系統接口標準，如PCI Express、串行RapidIO、InfiniBand、千兆以太網、10G以太網XAUI、串行ATA等等。 Aurora協議是為私有上層協議或標準上層協議提供透明接口的串行互連協議，它允許任何數據分組通過Aurora協議封裝并在芯片間、電路板間甚至機箱間傳輸。Aurora鏈路層協議在物理層采用千兆位串行技術，每物理通道的傳輸波特率可從622Mbps擴展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數據傳輸速率。Aurora可優化支持范圍廣泛的應用，如太位級路由器和交換機、遠程接入交換機、HDTV廣播系統、分布式服務器和存儲子系統等需要極高數據傳輸速率的應用。 傳統的標準背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統的并行總線背板。現在，高速串行背板速率普遍從622Mbps到3.125Gbps，甚至超過10Gbps。AdvancedTCA（先進電信計算架構）正是在這種背景下作為新一代的標準背板平臺被提出并得到快速的發展。它由PCI工業計算機制造商協會（PICMG）開發，其主要目的是定義一種開放的通信和計算架構，使它們能被方便而迅速地集成，滿足高性能系統業務的要求。ATCA作為標準串行總線結構，支持高速互聯、不同背板拓撲、高信號密度、標準機械與電氣特性、足夠步線長度等特性，滿足當前和未來高系統帶寬的要求。 采用FPGA設計高速串行接口將為設計帶來巨大的靈活性和可擴展能力。Xilinx Virtex-IIPro系列FPGA芯片內置了最多24個RocketIO收發器，提供從622Mbps到3.125Gbps的數據速率并支持所有新興的高速串行I/O接口標準。結合其強大的邏輯處理能力、豐富的IP核心支持和內置PowerPC處理器，為企業從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設計傳輸速率為2.5Gbps的高速串行背板接口，該背板接口完全符合PICMG3.0規范。本文對串行高速通道技術的發展背景、現狀及應用進行了簡要的介紹和分析，詳細分析了所涉及到的主要技術包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預加重等。同時對AdvancedTCA規范以及Aurora鏈路層協議進行了分析， 并在此基礎上給出了FPGA的設計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設計工具，可在標準ATCA機框內完成單通道速率為2.5Gbps的全網格互聯。
上傳時間： 2013-05-29
上傳用戶：frank1234
隨著國際互聯網絡的迅猛發展，網絡應用的不斷豐富，Intenret已經從最初以學術交流為目的而演變為商業行為，網絡安全性需求日益增加，高速網絡安全保密成為關注的焦點，在安全得到保障的情況下，為了滿足網速無限制的追求，高速網絡硬件加密設備也必將成為需求熱點。另一方面，IPSec協議被廣泛的應用于防火墻和安全網關中，但對IPSec協議的處理會大大增加網關的負載，成為千兆網實現的瓶頸。本文便是針對上述現狀，研究基于高性能FPGA實現千兆IPSec協議的設計技術。 目前，國外IPSec協議實現已經芯片化，達到幾千兆的速率，但是國內產品多以軟件實現，速度難以提高。本文采用的基于FPGA的IPSec技術方案，采用硬件實現隧道模式下的IPSec協議，為IP分組及其上層協議數據提供機密性、數據完整性驗證以及數據源驗證等安全服務。在以VPN為實施方案的基礎上，構建了以KDIPSec為設備原型以IPSec協議為出發點的千兆網絡系統環境模型，從硬件體系結構到各個模塊的劃分以及各個模塊實現的功能這幾個方面描述了KDIPSec實現技術，最后描述了一些關鍵模塊的FPGA設計和和仿真。所有處理模塊均在Xilinx公司的FPGA芯片中實現，處理速率超過1Gb/s。
上傳時間： 2013-07-03
上傳用戶：wfl_yy
電力線通信技術利用分布廣泛的低壓電力線作為通信信道，實現internet高速互連，為用戶提供互聯網訪問、視頻點播等服務，形成包括電力在內的“四網合一”，目前正受到人們的關注。利用該技術，可以在居民區內建立寬帶接入網，也可以利用遍布家庭各個房間的電源插座組成家庭局域網。但是電力線是傳輸電能的，因此通過電力線傳輸數據有許多的問題需要解決。 OFDM(正交頻分復用)技術是實現電力線通信的一項熱門技術。OFDM采用添加循環前綴的技術，能有效地降低ICI(信道間干擾)和ISI(碼間干擾)。同時通過使用正交的子信道，大大提高了頻譜資源利用率。FPGA作為可編程邏輯器件，具有設計時間短、投資少、風險小的特點，而且可以反復修改，反復編程，直到完全滿足需要，具有其他方式無可比擬的方便性和靈活性，能夠加速數字系統的研發速度。本文著重研究了OFDM同步技術在FPGA上的實現。本論文主要是在項目組工作的基礎上構造雙路信號數據糾正算法流程，提出最佳采樣點與載波相位估計算法，完善中各個子模塊算法的硬件設計流程。內容安排如下：第一章介紹OFDM(正交頻分復用)技術的發展歷史、技術原理。第二章介紹了PLD的分類、工藝和結構特點，以及FPGA的開發環境、開發流程和Verilog語言的特點。第三章對OFDM系統的同步模塊進行詳細的闡述。第四章是OFDM同步算法的在FPGA上的實現，對各個子模塊進行仿真，給出了仿真波形圖和系統性能分析。最后，第五章總結了全文的工作，對OFDM技術的實現需要進一步完善的方面與后續工作進行了探討。
上傳時間： 2013-04-24
上傳用戶：hgy9473
耦合、隔直和旁路電容的選擇。。對電源方面會有一定的幫助。。
上傳時間： 2013-06-03
上傳用戶：cc111
這本書是專門為電路設計工程師寫的。它主要描述了模擬電路原理在高速數字電路設計中 的分析應用。通過列舉很多的實例，作者詳細分析了一直困擾高速電路路設計工程師的鈴流、串擾和輻射噪音等問題。
上傳時間： 2013-04-24
上傳用戶：hsj3927
DeviceNet現場總線標準作為工業現場總線的國際標準，其開放性和先進性得到了廣泛關注和充分肯定。開發符合DeviceNet現場標準的自動化產品意義重大，也是必要的。 文中從現場通用的老式串口（RS232和RS485）與新興DeviceNet網絡的兼容問題以及模擬量，數字量和多種總線等多功能的一體化問題為出發點，以Atmel的32位ARM7高速處理器為開發平臺，充分發揮其處理高速和功能多樣的優勢，同時結合DeviceNet現場總線高效和診斷的優點，開發了一個帶8路數字量輸入，8數字量輸出，4路模擬量輸入以及RS232為底層自定義協議串口，RS485為底層的在線可配置Modbus協議的DevciceNet一體化通訊網關。 最后文中還利用雙口RAM的協同處理能力，構成雙CPU處理能力的結構，將avr162的8位處理器處理PROFIBUS總線數據，而將32位的ARM7處理器處理DeviceNet總線數據。文中特別從系統硬件開發和軟件開發兩方面加以闡述，并結合OMRON PLC主站測試系統，最終成功給于測試。 為了便于讀者理解和文章的完整性，本文首先對DeviceNet現場總線標準做了簡單介紹；后根據DeviceNet標準對所需求的產品的進行總體設計，以及相應的DeviceNet網關的硬件和軟件的設計和開發。最后，搭建了DeviceNet-Modbus測試系統和DeviceNet-PROFIBUS DP兩套測試系統對所開發產品進行的了功能測試。本課題按照預期設計思想完成了DeviceNet多功能網關的軟硬件的開發，并將系統程序下載到處理器中，在測試平臺下能夠長時間的正常運行，達到了期望效果。
上傳時間： 2013-04-24
上傳用戶：huangzchytems
隨著計算機技術的飛速發展，嵌入式系統在人們的生產生活中發揮著越來越重要的作用。近年來，基于ARM處理器和μC/OS-II操作系統的嵌入式技術已經成為當前嵌入式領域的研究熱點之一。 論文主要研究基于ARM7處理器和μC/OS-II操作系統的嵌入式測控平臺架構，為測控系統開發提供一個方便功能擴展的軟硬件環境。在此基礎上，以加速度計為對象，利用嵌入式系統的豐富資源，完成對其內部溫度及加速度信號的采集實例。硬件設計分為核心系統設計和數據采集控制子系統設計兩部分。核心系統主要包括控制核心S3C44BOX模塊、存儲器模塊、調試接口模塊、液晶顯示模塊以及數控鍵盤模塊等。完成了母板的設計與驗證，并預留多種接口，增強了可擴展性。采集控制子系統作為數據采集及控制機構，主要由A/D轉換芯片完成和串行通信模塊，用來接收傳感器傳輸的數據，經ARM處理器分析處理后，通過串行通訊方式與下位機通信。由于有多個下位系統，平臺設計擴展了8路帶高速緩沖的異步串行通信模塊。最后，對各硬件模塊進行總體調試，并對調試結果進行了分析。 調試結果表明，該硬件平臺不僅響應速度快、成本低、可靠性好，而且具有良好的可移植性和可裁剪性，便于根據實際需求進行功能擴展和裁剪，達到了預期的設計目標。
上傳時間： 2013-07-26
上傳用戶：zhqzal1014
大多數現在的PCL打印機驅動程序都是將需要打印的文件(包括圖形或者文本)處理成JPEG文件發送到打印機進行打印，因為這樣一方面可以減少發送給打印機的數據量，一方面可以極大的簡化驅動程序的開發。而在打印機內部，這些JPEG文件又被解碼成BMP文件進行進一步的處理。采用這種方式工作的打印機JPEG解碼的工作占據了其CPU時間的一半以上，所以JPEG文件解碼引擎是打印機的核心之一，提高JPEG的解碼速度對于提高打印機的處理能力至關重要。 同時，JPEG文件解碼工作是一個計算密集型的作業，主要有兩個辦法提高它的速度：一個是設計更高效的算法，一個是采用性能更加強勁的CPU設備。在單核CPU的嵌入式環境中，JPEG編解碼速度已經幾乎到了極限，難有提升的空間，然而近兩年多核嵌入式芯片的出現，為大幅度提升它的性能提供了可能。 本文基于嵌入式的Linux平臺，采用ARM11 MPCore4核處理器，針對PCL，XL打印機控制語言的JPEG文件解碼設計和實現了一個高速引擎，主要內容為： 分析和解碼PCL，XL文件，提取出其中的JPEG文件。 對JPEG文件實現并行化解碼，在多個處理器核上并行處理，并針對多核處理器構架進行內存讀取等方面的優化。 針對多核處理器的特點和優勢，設計和實現多線程調度算法。 總結和提取數據，分析多核處理器相對于單核處理器的性能提升。 另外，為便于讀者理解，文中簡要介紹了ARM(SIMD)指令集，嵌入式匯編以及與硬件相關的一些概念。
上傳時間： 2013-06-16
上傳用戶：scorpion
集中抄表系統是一個集現代化管理、計算機應用、現代通訊技術、自動控制、信息等多學科技術于一體，實現電力營銷監控、電力營銷管理、營業抄收、數據采集和網絡連接等多種功能的一個完整的系統。 本文設計了基于GPRS與ARM技術的集抄系統，充分利用GPRS通信實時在線、按流量計費、高速傳輸的優點。本系統采用的是華為的GTM900-B模塊，適用于小數據量傳送的場合，用戶無需實現PPP協議也可實現數據傳輸功能。基于GPRS與ARM的集中抄表系統包含三個主要的組成部分：基于.NET平臺的系統管理中心（主站），基于GPRS的通信網絡和基于ARM平臺的終端系統。系統管理中心負責系統數據的采集、存儲和分析等功能；終端系統實現遠程用電設備的信息采集和控制；通信網絡則在管理中心和終端系統間建立數據傳輸鏈路。基于GPRS與ARM的集中抄表系統豐富了以往系統原有的應用功能，提升了集中抄表系統的綜合性能。 經過測試，本系統能夠順利的進行撥號，與主站進行正常的數據發送和接收，能正常的對電表數據進行采集和上位機管理命令下發，達到了預期的效果和設計要求。本系統已經在湖北石首，黃岡，黃石，十堰和湖南部分縣、市有一定規模的應用。在石首地區復雜的供電環境下，20個臺區所有電表的數據都能按時正確的收集到主站，終端也能正常響應主站下發的命令，實現設計的功能，證明了本系統運行穩定可靠，有利于配電網絡運行的安全性和經濟性管理，對加強用電管理和提高電網供電質量起到了積極的作用。
上傳時間： 2013-06-29
上傳用戶：jing911003
在高速PCB設計中，過孔設計是一個重要因素，它由孔、孔周圍的焊盤區和POWER層隔離區組成，通常分為盲孔、埋孔和通孔三類。在PCB設計過程中通過對過孔的寄生電容和寄生電感分析，總結出高速PCB
上傳時間： 2013-06-17
上傳用戶：xfbs821
