国产一区二区欧美,美女高潮视频在线看,一区二区三区免费观看

高集成度

AN-6076供高電壓柵極驅(qū)動(dòng)器IC使用的自舉電路的設(shè)計(jì)和使用準(zhǔn)則

本文講述了一種運(yùn)用于功率型MOSFET 和IGBT 設(shè)計(jì)性能自舉式柵極驅(qū)動(dòng)電路的系統(tǒng)方法，適用于高頻率，大功率及高效率的開關(guān)應(yīng)用場(chǎng)合。不同經(jīng)驗(yàn)的電力電子工程師們都能從中獲益。在大多數(shù)開關(guān)應(yīng)用中

標(biāo)簽： 6076 AN 高電壓柵極驅(qū)動(dòng)器IC

上傳時(shí)間： 2013-04-24

上傳用戶：520
無(wú)線SoC的信號(hào)完整性分析

廉價(jià)消費(fèi)類無(wú)線設(shè)備日益增多的功能要求更高的集成度。大型數(shù)字IP，如微處理器、數(shù)字信號(hào)處理器(DSP)或加密引擎，需要與“電源控制、數(shù)據(jù)轉(zhuǎn)換”等模擬模塊和“LNA、 VCO、混頻器”等射頻(RF

標(biāo)簽： SoC 無(wú)線信號(hào)完整性分

上傳時(shí)間： 2013-07-16

上傳用戶：gmh1314
高噪聲率下極值型中值濾波算法的改進(jìn)

極值型中值濾波算法在高噪聲率下的濾波效果不是很好，主要原因有以下兩個(gè)：首先，濾波窗口中過(guò)多的噪聲點(diǎn)會(huì)使窗口中的點(diǎn)在排序時(shí)產(chǎn)生中值偏移；其次是高噪聲率環(huán)境下，可能序列中值本身就是是噪聲點(diǎn)。對(duì)此，本文提出

標(biāo)簽： 高噪聲率中值濾波法的改進(jìn)

上傳時(shí)間： 2013-06-26

上傳用戶：小小小熊
應(yīng)用VHDL基于FPGA設(shè)計(jì)FIR濾波器

伴隨高速DSP技術(shù)的廣泛應(yīng)用，實(shí)時(shí)快速可靠地進(jìn)行數(shù)字信號(hào)處理成為用戶追求的目標(biāo)。同時(shí)，由于可編程器件在速度和集成度方面的飛速提高，使得利用硬件實(shí)現(xiàn)數(shù)字信號(hào)實(shí)時(shí)快速可靠處理有了新的途徑。 FIR濾波器是數(shù)字信號(hào)處理中常用部件，它的最大優(yōu)點(diǎn)在于：設(shè)計(jì)任何幅頻特性時(shí)，可以具有嚴(yán)格的線性相位，這一點(diǎn)對(duì)數(shù)字信號(hào)的實(shí)時(shí)處理非常關(guān)鍵。 FPGA是常用的可編程器件，它所具有的查找表結(jié)構(gòu)非常適用于實(shí)現(xiàn)實(shí)時(shí)快速可靠的FIR濾波器，在加上VHDL語(yǔ)言靈活的描述方法以及與硬件無(wú)關(guān)的特點(diǎn)，使得使用VHDL語(yǔ)言基于FPGA芯片實(shí)現(xiàn)FIR濾波器成為研究的方向。本文對(duì)基于FPGA的FIR數(shù)字濾波器實(shí)現(xiàn)進(jìn)行了研究，并設(shè)計(jì)了一個(gè)16階的FIR低通濾波器。所做的主要工作為： 1.以FIR數(shù)字濾波器的基本理論為依據(jù)，使用分布式算法作為濾波器的硬件實(shí)現(xiàn)算法，并對(duì)其進(jìn)行了詳細(xì)的討論。針對(duì)分布式算法中查找表規(guī)模過(guò)大的缺點(diǎn)，采用多塊查找表的方式減小硬件規(guī)模。 2.在設(shè)計(jì)中采用了自頂向下的層次化、模塊化的設(shè)計(jì)思想，將整個(gè)濾波器劃分為多個(gè)模塊，利用VHDL語(yǔ)言的描述方法進(jìn)行了各個(gè)功能模塊的設(shè)計(jì)，最終完成了FIR數(shù)字濾波器的系統(tǒng)設(shè)計(jì)。 3.采用FLEX10K系列器件實(shí)現(xiàn)一個(gè)16階的FIR低通濾波器的設(shè)計(jì)實(shí)例，用MAX+PLUSII軟件進(jìn)行了仿真，并用MATLAB對(duì)仿真結(jié)果進(jìn)行了分析，證明所設(shè)計(jì)的FIR數(shù)字濾波器功能正確。仿真結(jié)果表明，本論文所設(shè)計(jì)的FIR濾波器硬件規(guī)模較小，采樣率達(dá)到了17.73MHz。同時(shí)只要將查找表進(jìn)行相應(yīng)的改動(dòng)，就能分別實(shí)現(xiàn)低通、高通、帶通FIR濾波器，體現(xiàn)了設(shè)計(jì)的靈活性。

標(biāo)簽： VHDL FPGA FIR 濾波器

上傳時(shí)間： 2013-04-24

上傳用戶：zdluffy
QPSK基帶通信設(shè)計(jì)及其FPGA實(shí)現(xiàn)的研究

　　全數(shù)字調(diào)制解調(diào)技術(shù)具有多速率、多制式、智能性等特點(diǎn)，這極大的提高了通信系統(tǒng)的靈活性和通用性，符合未來(lái)通信技術(shù)發(fā)展的方向。　　本文從如下幾個(gè)方面對(duì)全數(shù)字調(diào)制解調(diào)器進(jìn)行了深入系統(tǒng)研究：1，在介紹全數(shù)字調(diào)制解調(diào)器的發(fā)展現(xiàn)狀和研究QPSK通信調(diào)制解調(diào)方式的基礎(chǔ)上，依據(jù)軟件定性仿真分析了QPSK正交調(diào)制解調(diào)系統(tǒng)，設(shè)計(jì)出了滿足系統(tǒng)要求的實(shí)現(xiàn)電路框圖并選定了芯片；2，在完成了基于FPGA芯片實(shí)現(xiàn)QPSK調(diào)制解調(diào)的算法方案設(shè)計(jì)基礎(chǔ)上，利用VHDL語(yǔ)言完成了芯片程序的設(shè)計(jì)，并對(duì)其進(jìn)行了調(diào)試和功能仿真；3，利用設(shè)計(jì)出的調(diào)制解調(diào)器與選定的AD、DA、正交調(diào)制解調(diào)芯片，完成了QPSK通信系統(tǒng)的硬件電路的設(shè)計(jì)并完成了調(diào)制電路的研制；4，完成電路的信息速率大于300Kbps，產(chǎn)生的中頻信號(hào)中心頻率70MHz，帶寬500KHz，滿足系統(tǒng)設(shè)計(jì)要求，由于時(shí)間關(guān)系解調(diào)電路仍在調(diào)試中。　　本文基于FPGA實(shí)現(xiàn)的QPSK數(shù)字調(diào)制解調(diào)器具有體積小、集成度高和軟件可升級(jí)等優(yōu)點(diǎn)，這為設(shè)計(jì)高集成和高靈活性的通信系統(tǒng)提供了技術(shù)基礎(chǔ)。

標(biāo)簽： QPSK FPGA 基帶通信設(shè)計(jì)

上傳時(shí)間： 2013-07-08

上傳用戶：xinshou123456
基于FPGA的高速高階FIR濾波器設(shè)計(jì)

　　隨著雷達(dá)、圖像、通信等領(lǐng)域?qū)π盘?hào)高速處理的要求，研究人員正尋求高速的數(shù)字信號(hào)處理算法，以滿足這種高速地處理數(shù)據(jù)的需要。常用的高速實(shí)時(shí)數(shù)字信號(hào)處理的器件有ASIC、可編程的數(shù)字信號(hào)處理芯片、FPGA，等等。　　本文研究了時(shí)域FPGA上實(shí)現(xiàn)高速高階FIR數(shù)字濾波器結(jié)構(gòu)，并實(shí)現(xiàn)了高壓縮比的LFM脈沖信號(hào)的匹配濾波。文章根據(jù)FIR數(shù)字濾波器理論，分析比較實(shí)現(xiàn)了FIR濾波器的方法；使用并行分布式算法，在Xilinx的VirtexⅡFPGA系列芯片上設(shè)計(jì)了高速高階FIR濾波器。并詳細(xì)進(jìn)行了分析；設(shè)計(jì)出了一個(gè)256階的線性調(diào)頻脈沖壓縮信號(hào)的匹配濾波器設(shè)計(jì)實(shí)例，并用ModelSim軟件進(jìn)行了仿真。

標(biāo)簽： FPGA FIR 濾波器設(shè)計(jì)

上傳時(shí)間： 2013-07-18

上傳用戶：yt1993410
高分辨率合成孔徑雷達(dá)視頻模擬器FPGA實(shí)現(xiàn)技術(shù)研究

在合成孔徑雷達(dá)的研究和研制工作中，合成孔徑雷達(dá)模擬技術(shù)具有十分重要的作用。本文以440MHz帶寬線性調(diào)頻信號(hào)，采樣頻率500MHz高分辨合成孔徑雷達(dá)視頻模擬器為研究對(duì)象。首先對(duì)模擬器的幾項(xiàng)主要技術(shù)進(jìn)行分析，在對(duì)點(diǎn)目標(biāo)回波信號(hào)模型分析研究的基礎(chǔ)上，對(duì)點(diǎn)目標(biāo)原始回波數(shù)據(jù)進(jìn)行模擬并做了成像驗(yàn)證，從而為硬件實(shí)現(xiàn)提供了正確的信號(hào)模型；針對(duì)傳統(tǒng)的“波形存儲(chǔ)直讀法”方案，即在計(jì)算機(jī)平臺(tái)上用模擬軟件產(chǎn)生原始回波數(shù)據(jù)并存儲(chǔ)，再通過(guò)計(jì)算機(jī)接口實(shí)現(xiàn)數(shù)據(jù)傳輸，最后完成數(shù)模轉(zhuǎn)換產(chǎn)生視頻信號(hào)這一過(guò)程，分析指出該方案在實(shí)現(xiàn)高分辨率時(shí)的速度和容量瓶頸。　　針對(duì)具體的設(shè)計(jì)要求，圍繞速度和容量問(wèn)題，本文著眼于高分辨率SAR模擬器的FPGA實(shí)現(xiàn)研究，指出FPGA實(shí)時(shí)生成點(diǎn)目標(biāo)原始回波數(shù)據(jù)是其實(shí)現(xiàn)的核心；針對(duì)這一核心問(wèn)題，充分利用現(xiàn)代VLSI設(shè)計(jì)中的流水線技術(shù)與并行陣列技術(shù)以及FPGA的優(yōu)良性能和豐富資源，在時(shí)間上采用同步流水結(jié)構(gòu)、空間上采用并行陣列形式，將速度和容量問(wèn)題統(tǒng)一為數(shù)據(jù)的高速生成問(wèn)題；給出了系統(tǒng)總體設(shè)計(jì)思想，該方案不需要大容量存儲(chǔ)器單元，大大減少模擬器復(fù)雜度；對(duì)原始回波數(shù)據(jù)實(shí)時(shí)生成模塊的各主要單元給出了結(jié)構(gòu)并進(jìn)行了仿真，結(jié)果表明FPGA可以滿足課題設(shè)計(jì)要求；同時(shí)，對(duì)該模擬器片上系統(tǒng)的實(shí)現(xiàn)、增強(qiáng)人機(jī)交互性，給出了人機(jī)界面的設(shè)計(jì)思路。　　分析指出了點(diǎn)目標(biāo)原始回波數(shù)據(jù)實(shí)時(shí)生成模塊通過(guò)并行擴(kuò)展即可實(shí)現(xiàn)多點(diǎn)目標(biāo)的原始回波數(shù)據(jù)實(shí)時(shí)生成；最后對(duì)復(fù)雜場(chǎng)景目標(biāo)模擬器的實(shí)現(xiàn)進(jìn)行了構(gòu)思，指出了傳統(tǒng)方案在改進(jìn)的基礎(chǔ)上實(shí)現(xiàn)高分辨率視頻模擬器的可行性。本文首次提出以FPGA實(shí)現(xiàn)高分辨率合成孔徑雷達(dá)原始回波數(shù)據(jù)實(shí)時(shí)生成的思想，為國(guó)內(nèi)業(yè)界在此方向做了一些理論和實(shí)踐上的有益探索，對(duì)于國(guó)內(nèi)高分辨率合成孔徑雷達(dá)的研制具有一定的實(shí)際意義。

標(biāo)簽： FPGA 高分辨率合成孔徑雷達(dá)視頻

上傳時(shí)間： 2013-04-24

上傳用戶：阿四AIR
基于提升機(jī)構(gòu)的二維離散小波的FPGA設(shè)計(jì)

在衛(wèi)星遙感設(shè)備中，隨著遙感技術(shù)的發(fā)展和對(duì)傳輸式觀測(cè)衛(wèi)星遙感圖像質(zhì)量要求的不斷提高，航天遙感圖像的分辨率和采樣率也越來(lái)越高，由此引起高分辨率遙感圖像數(shù)據(jù)存儲(chǔ)量和傳輸數(shù)據(jù)量的急劇增長(zhǎng)，然而衛(wèi)星信道帶寬有限。為了盡量保持高分辨率遙感圖像所具有的信息，必須解決輸入數(shù)據(jù)碼率和傳輸信道帶寬之間的矛盾。所以星載高分辨率遙感圖像數(shù)據(jù)的高保真、實(shí)時(shí)、大壓縮比壓縮技術(shù)就成了解決這一矛盾的關(guān)鍵技術(shù)。FPGA器件為實(shí)現(xiàn)數(shù)據(jù)壓縮提供了一種壓縮算法的硬件實(shí)現(xiàn)的一個(gè)理想的平臺(tái)。FPGA器件集成度高，體積小，通過(guò)用戶編程實(shí)現(xiàn)專門應(yīng)用的功能。它允許電路設(shè)計(jì)者利用基于計(jì)算機(jī)的開發(fā)平臺(tái)，經(jīng)過(guò)設(shè)計(jì)輸入，仿真，測(cè)試和校驗(yàn)，直到達(dá)到預(yù)期的結(jié)果，減少了開發(fā)周期。小波變換能夠適應(yīng)現(xiàn)代圖像壓縮所需要的如多分辨率、多層質(zhì)量控制等要求，在較大壓縮比下，小波圖像壓縮質(zhì)量明顯好于DCT變換，因此小波變換成為新一代壓縮標(biāo)準(zhǔn)JPEG2000的核心算法。同時(shí)，小波變換的提升算法結(jié)構(gòu)簡(jiǎn)單，能夠?qū)崿F(xiàn)快速算法，有利于硬件實(shí)現(xiàn)，因此提升小波變換對(duì)于采用FPGA或ASIC來(lái)實(shí)現(xiàn)圖像變換來(lái)說(shuō)是很好的選擇。本文針對(duì)衛(wèi)星遙感圖像的數(shù)據(jù)流，主要研究可以對(duì)衛(wèi)星圖像進(jìn)行實(shí)時(shí)二維小波變換的方案。針對(duì)提升小波變換的VLSI結(jié)構(gòu)和FPGA設(shè)計(jì)中的關(guān)鍵技術(shù)，從邊界延拓、濾波器結(jié)構(gòu)、整數(shù)小波、定點(diǎn)運(yùn)算、原位運(yùn)算等方面進(jìn)行了研究和討論，并且完成了針對(duì)衛(wèi)星遙感圖像的分塊二維9/7提升小波變換的FPGA實(shí)現(xiàn)。采用VerIlog語(yǔ)言對(duì)設(shè)計(jì)進(jìn)行了仿真驗(yàn)證，并將仿真結(jié)果同matlab仿真結(jié)果進(jìn)行了比較，比較結(jié)果表明該方案能實(shí)現(xiàn)對(duì)衛(wèi)星遙感圖像數(shù)據(jù)流的二維提升小波變換的功能。同時(shí)QuartusII綜合結(jié)果也表明，系統(tǒng)時(shí)鐘能夠工作在很高的頻率，可以滿足高速實(shí)時(shí)對(duì)衛(wèi)星圖像的小波變換處理。

標(biāo)簽： FPGA 提升機(jī) 二維離散小波

上傳時(shí)間： 2013-06-15

上傳用戶：00.00
指紋識(shí)別算法的研究及基于FPGA的硬件實(shí)現(xiàn)

隨著圖像處理和模式識(shí)別技術(shù)的進(jìn)步，基于生物特征的識(shí)別技術(shù)成為蓬勃發(fā)展的高技術(shù)之一，根據(jù)IBG(InternationalBiometricGroup)組織對(duì)生物特征市場(chǎng)的統(tǒng)計(jì)和預(yù)測(cè)，該領(lǐng)域的收入的年增長(zhǎng)率30-50％，到2008年，全球總收入將達(dá)到46.39億美元。而基于指紋特征的識(shí)別技術(shù)由于其獨(dú)特的可靠性，穩(wěn)定性，方便快捷的特點(diǎn)，恰好符合了市場(chǎng)的需求。目前指紋識(shí)別技術(shù)是生物識(shí)別領(lǐng)域中應(yīng)用最廣泛的識(shí)別技術(shù)，也是研究與應(yīng)用的一個(gè)熱點(diǎn)。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當(dāng)前電子設(shè)計(jì)領(lǐng)域中最熱門的概念。NiosⅡ是Altera公司開發(fā)的一種采用流水線技術(shù)、單指令流的RISC嵌入式處理器軟核，可以將它嵌入FPGA內(nèi)部，與用戶自定義邏輯結(jié)合構(gòu)成一個(gè)基于FPGA的片上系統(tǒng)。與嵌入式硬核相比較，嵌入式軟核具有更大的靈活性。而FPGA的高速性、恰恰滿足了指紋識(shí)別系統(tǒng)對(duì)速度的要求。本文對(duì)指紋識(shí)別技術(shù)中各個(gè)環(huán)節(jié)的算法進(jìn)行了較為深入的研究，結(jié)合NiosⅡ嵌入式處理器的特點(diǎn)，對(duì)算法進(jìn)行了合理的選擇與優(yōu)化，形成了一套完整的指紋識(shí)別算法，并提出了一種基于FPGA的指紋識(shí)別系統(tǒng)硬件設(shè)計(jì)方案。論文的內(nèi)容主要包括以下幾個(gè)方面： 1、對(duì)指紋圖像預(yù)處理、后處理和匹配算法進(jìn)行了改進(jìn)，提高了算法的性能；設(shè)計(jì)了一種適用于快速匹配的指紋特征數(shù)據(jù)結(jié)構(gòu)；提出了一套基于特征點(diǎn)匹配的指紋識(shí)別算法。實(shí)驗(yàn)結(jié)果表明該算法速度快、誤識(shí)率較低、可靠性較高，可以滿足實(shí)用的要求。 2、本著增加系統(tǒng)集成度、減小系統(tǒng)體積、提高便攜性、降低功耗和成本，同時(shí)提升系統(tǒng)的性能的原則，使用Altera公司提供的外圍設(shè)備IP核配合NiosⅡ處理器軟核搭建了一個(gè)單片嵌入式系統(tǒng)，然后以內(nèi)嵌NiosⅡ軟核的FPGA和FPS200指紋采集器為核心芯片，外配片外RAM和Flash存儲(chǔ)器以及小鍵盤和LCD顯示屏等器件，設(shè)計(jì)了一個(gè)便攜式指紋識(shí)別系統(tǒng)，提出了一套基于FPGA的硬件設(shè)計(jì)方案。 3、利用NiosⅡ開發(fā)板對(duì)硬件設(shè)計(jì)方案進(jìn)行了初步的驗(yàn)證，實(shí)現(xiàn)了指紋采集芯片F(xiàn)PS200與FPGA的接口，并進(jìn)行了算法的移植。實(shí)驗(yàn)結(jié)果表明本文所提出的系統(tǒng)設(shè)計(jì)方案是可行的。基于FPGA的自動(dòng)指紋識(shí)別系統(tǒng)在速度、功耗、體積、擴(kuò)展性方面有著獨(dú)特的優(yōu)勢(shì)，具有廣闊的發(fā)展空間。最后提出了對(duì)這一設(shè)計(jì)繼續(xù)改進(jìn)的思路和下一步研究的內(nèi)容。

標(biāo)簽： FPGA 指紋識(shí)別法的研究硬件實(shí)現(xiàn)

上傳時(shí)間： 2013-06-07

上傳用戶：kikye
高亮度LED應(yīng)用解決方案

高亮度LED應(yīng)用解決方案蘇州硅能半導(dǎo)體科技股份有限公司

標(biāo)簽： LED 高亮度方案

上傳時(shí)間： 2013-07-26

上傳用戶：dsgkjgkjg