精品视频黄色,成人国产精品色哟哟,高清一区二区三区av

verilog HDL

我們的課程設(shè)計(jì),三層電梯控制器模擬程序.用verilog HDL語言編寫

我們的課程設(shè)計(jì),三層電梯控制器模擬程序.用verilog HDL語言編寫

標(biāo)簽： verilog HDL 三層電梯控制器

上傳時(shí)間： 2016-10-31

上傳用戶：xuanchangri
這是用Verilog HDL寫的可調(diào)占空比分頻控制器

這是用Verilog HDL寫的可調(diào)占空比分頻控制器，可以掛在Avalon總線上使用

標(biāo)簽： Verilog HDL 分頻控制器

上傳時(shí)間： 2016-11-01

上傳用戶：ddddddos
this a book about the verilog-hdl design and circuit simulation and synthesize example

this a book about the verilog-hdl design and circuit simulation and synthesize example

標(biāo)簽： verilog-hdl simulation synthesize and

上傳時(shí)間： 2016-11-03

上傳用戶：GavinNeko
verilog hdl 綜合實(shí)用教程

verilog hdl 綜合實(shí)用教程，一本非常實(shí)用易學(xué)易懂的書

標(biāo)簽： verilog hdl 實(shí)用教程

上傳時(shí)間： 2013-12-15

上傳用戶：txfyddz
王金明：《Verilog HDL 程序設(shè)計(jì)教程》程序

王金明：《Verilog HDL 程序設(shè)計(jì)教程》程序

標(biāo)簽： Verilog HDL 程序設(shè)計(jì) 教程

上傳時(shí)間： 2013-12-09

上傳用戶：wxhwjf
中文名稱為：硬件描述語言 Verilog（第四版）。講解verilog HDL的經(jīng)典圖書。Thomas和Moorby編著

中文名稱為：硬件描述語言 Verilog（第四版）。講解verilog HDL的經(jīng)典圖書。Thomas和Moorby編著，內(nèi)容涵蓋了:行為建模、并發(fā)進(jìn)程、邏輯級建模、高級時(shí)序、邏輯綜合、行為綜合等方面的內(nèi)容。通讀此書后，不需要再讀其他的verilog書籍。

標(biāo)簽： Verilog verilog Thomas Moorby

上傳時(shí)間： 2014-01-07

上傳用戶：pompey
FPGA與PC串口通信的Verilog HDL 程序

FPGA與PC串口通信的Verilog HDL 程序

標(biāo)簽： Verilog FPGA HDL PC串口

上傳時(shí)間： 2016-11-16

上傳用戶：whenfly
有實(shí)驗(yàn)結(jié)果,用MOSIN6編寫的,是Verilog HDL語言實(shí)現(xiàn)的. 練習(xí)三利用條件語句實(shí)現(xiàn)計(jì)數(shù)分頻時(shí)序電路實(shí)驗(yàn)?zāi)康模? 1. 掌握條件語句在簡單時(shí)序模塊設(shè)計(jì)中的使用； 2. 學(xué)習(xí)在Ver

有實(shí)驗(yàn)結(jié)果,用MOSIN6編寫的,是Verilog HDL語言實(shí)現(xiàn)的. 練習(xí)三利用條件語句實(shí)現(xiàn)計(jì)數(shù)分頻時(shí)序電路實(shí)驗(yàn)?zāi)康模? 1. 掌握條件語句在簡單時(shí)序模塊設(shè)計(jì)中的使用； 2. 學(xué)習(xí)在Verilog模塊中應(yīng)用計(jì)數(shù)器； 3. 學(xué)習(xí)測試模塊的編寫、綜合和不同層次的仿真。練習(xí)四阻塞賦值與非阻塞賦值的區(qū)別實(shí)驗(yàn)?zāi)康模? 1．通過實(shí)驗(yàn)，掌握阻塞賦值與非阻塞賦值的概念和區(qū)別； 2．了解阻塞賦值與非阻塞賦值的不同使用場合； 3．學(xué)習(xí)測試模塊的編寫、綜合和不同層次的仿真。

標(biāo)簽： Verilog MOSIN6 HDL Ver

上傳時(shí)間： 2016-11-19

上傳用戶：mhp0114
用Verilog HDL編寫的VGA顯示驅(qū)動程序

用Verilog HDL編寫的VGA顯示驅(qū)動程序

標(biāo)簽： Verilog HDL VGA 編寫

上傳時(shí)間： 2013-12-09

上傳用戶：banyou
精通verilog HDL語言編程源碼之1--常用加法器設(shè)計(jì)

精通verilog HDL語言編程源碼之1--常用加法器設(shè)計(jì)

標(biāo)簽： verilog HDL 語言編程源碼

上傳時(shí)間： 2014-12-03

上傳用戶：hopy

主站蜘蛛池模板：通河县| 平凉市| 三门县| 碌曲县| 唐山市| 武义县| 礼泉县| 江阴市| 辽源市| 合江县| 蛟河市| 古交市| 定陶县| 桐城市| 同德县| 凤台县| 临潭县| 秀山| 景德镇市| 泊头市| 江津市| 榆中县| 深州市| 邯郸县| 保德县| 长泰县| 临安市| 饶平县| 平塘县| 南雄市| 和龙市| 陵川县| 灌阳县| 巴彦淖尔市| 渝北区| 德格县| 赣榆县| 兴山县| 准格尔旗| 江阴市| 霍山县|

<dl id="smuis"></dl>