這是用Verilog HDL寫的可調(diào)占空比分頻控制器，可以掛在Avalon總線上使用
資源簡(jiǎn)介：這是用Verilog HDL寫的可調(diào)占空比分頻控制器，可以掛在Avalon總線上使用
上傳時(shí)間： 2016-11-01
上傳用戶：ddddddos
資源簡(jiǎn)介：這是用Verilog HDL編好的2選一數(shù)據(jù)選擇器 可以直接使用 沒有密碼
上傳時(shí)間： 2014-01-25
上傳用戶：pkkkkp
資源簡(jiǎn)介：這是一個(gè)Verilog HDL編寫的RISC cpu的程序，該程序共10個(gè)子程序，實(shí)現(xiàn)了簡(jiǎn)單的RISC cpu，可供初學(xué)者參考，學(xué)習(xí)硬件描述語言，及設(shè)計(jì)方法。該程序通過了modelsim仿真驗(yàn)證。
上傳時(shí)間： 2015-03-26
上傳用戶：qiao8960
資源簡(jiǎn)介：這是用VHDL語言寫的32位分頻器的程序，可直接運(yùn)行，看結(jié)果，歡迎使用。多指正，交流。
上傳時(shí)間： 2015-05-11
上傳用戶：chenlong
資源簡(jiǎn)介：這是基于Verilog語言寫的，是基于fpga的數(shù)字鎖相環(huán)的設(shè)計(jì)，用modelsim打開
上傳時(shí)間： 2014-01-24
上傳用戶：yangbo69
資源簡(jiǎn)介：用Verilog HDL寫的VGA驅(qū)動(dòng)，在FPGA上實(shí)測(cè)可用（實(shí)際上是別人的勞動(dòng)成果，呵呵）。
上傳時(shí)間： 2014-01-15
上傳用戶：1966640071
資源簡(jiǎn)介：用Verilog HDL寫的操作SRAM的源碼
上傳時(shí)間： 2015-02-07
上傳用戶：sy_jiadeyi
資源簡(jiǎn)介：這是用C語言寫的USB源程序,相信對(duì)大家有所幫助
上傳時(shí)間： 2015-04-23
上傳用戶：xuanchangri
資源簡(jiǎn)介：單片機(jī)標(biāo)準(zhǔn)鍵盤PS2與單片機(jī)通信這是用C語言寫 的哈
上傳時(shí)間： 2014-01-03
上傳用戶：BIBI
資源簡(jiǎn)介：這是用SWT程序?qū)懙膶?duì)話框程序Dialog視圖
上傳時(shí)間： 2014-01-07
上傳用戶：eclipse
資源簡(jiǎn)介：用Verilog HDL寫的數(shù)字時(shí)鐘,已經(jīng)在開發(fā)板上驗(yàn)證過的,絕對(duì)原創(chuàng),使用數(shù)碼管進(jìn)行顯示!
上傳時(shí)間： 2013-12-03
上傳用戶：lnnn30
資源簡(jiǎn)介：這是用C語言寫的一個(gè)數(shù)據(jù)結(jié)構(gòu)實(shí)驗(yàn)，在VISUAL C++環(huán)境中實(shí)現(xiàn)的，很有意思哦
上傳時(shí)間： 2014-10-14
上傳用戶：PresidentHuang
資源簡(jiǎn)介：這是用Ｃ語言寫的火焰繚繞的一個(gè)程序，其中用到了一些隨機(jī)數(shù)方面的算法．
上傳時(shí)間： 2013-12-18
上傳用戶：zhengzg
資源簡(jiǎn)介：用Verilog HDL 寫的數(shù)字示波器的源代碼，其中還包括VGA控制源代碼
上傳時(shí)間： 2014-03-07
上傳用戶：731140412
資源簡(jiǎn)介：這是用C語言寫的，關(guān)于數(shù)據(jù)結(jié)構(gòu)中單鏈表的源代碼！
上傳時(shí)間： 2016-07-06
上傳用戶：zxc23456789
資源簡(jiǎn)介：這是用C語言寫的蟻群算法程序,和C++相比,這個(gè)程序要更簡(jiǎn)單,易懂,好看,所以還是看這個(gè)的好.
上傳時(shí)間： 2014-12-04
上傳用戶：rishian
資源簡(jiǎn)介：這是用Verilog語言實(shí)現(xiàn)的1024點(diǎn)ff程序t
上傳時(shí)間： 2016-11-09
上傳用戶：鳳臨西北
資源簡(jiǎn)介：這是用python語言寫的一個(gè)數(shù)字廣播的信號(hào)處理工具包。利用它，加上一個(gè)RF模塊就可以實(shí)現(xiàn)數(shù)字廣播信號(hào)的發(fā)射。
上傳時(shí)間： 2016-12-01
上傳用戶：bjgaofei
資源簡(jiǎn)介：這是用C語言寫的一個(gè)學(xué)生成績(jī)管理系統(tǒng)，有什么問題多多指教。
上傳時(shí)間： 2013-12-12
上傳用戶：invtnewer
資源簡(jiǎn)介：這是用Visual C++寫的一個(gè)簡(jiǎn)單的Internet下載工具，時(shí)候剛學(xué)vc的下載學(xué)習(xí)
上傳時(shí)間： 2014-01-21
上傳用戶：時(shí)代電子小智
資源簡(jiǎn)介：這是一個(gè)Verilog HDL 語言的例子，在CPLD器件EPM240上實(shí)現(xiàn)了 RS232協(xié)議、按鍵處理、LED數(shù)碼管顯示和每秒加1數(shù)碼顯示。使用quartus ii 7.0 以上打開.
上傳時(shí)間： 2017-03-06
上傳用戶：lizhen9880
資源簡(jiǎn)介：這是用VB6.0寫的一個(gè)通用的CPU卡操作程序,支持PC/SC接口 安裝任何一個(gè)PC/SC驅(qū)動(dòng)的IC讀寫器后,都可以使用此程序進(jìn)行CPU卡的測(cè)試
上傳時(shí)間： 2017-06-05
上傳用戶：han_zh
資源簡(jiǎn)介：用Verilog HDL 寫的時(shí)鐘程序，在DE2上實(shí)現(xiàn)了。
上傳時(shí)間： 2017-07-11
上傳用戶：tyler
資源簡(jiǎn)介：這是用HGE引擎寫的一個(gè)飛機(jī)小游戲.. 有興趣的可以看看,對(duì)hge引擎感興趣的朋友可以當(dāng)做學(xué)習(xí)代碼用.
上傳時(shí)間： 2013-12-05
上傳用戶：JIUSHICHEN
資源簡(jiǎn)介：modelsim設(shè)計(jì)的可調(diào)占空比的方波程式
上傳時(shí)間： 2014-08-27
上傳用戶：TRIFCT
資源簡(jiǎn)介：8051單片機(jī)是一種應(yīng)用最廣泛的單片機(jī).它的內(nèi)核設(shè)計(jì)非常精簡(jiǎn),這是用Verilog硬件描述語言寫的8051單片機(jī)內(nèi)核
上傳時(shí)間： 2014-01-25
上傳用戶：wangzhen1990
資源簡(jiǎn)介：這是用Verilog語言編寫AV型LCD屏的驅(qū)動(dòng)程序CPLD上運(yùn)行并調(diào)試成功的。可用作數(shù)字到模擬LCD轉(zhuǎn)換
上傳時(shí)間： 2014-01-05
上傳用戶：徐孺
資源簡(jiǎn)介：這是我同學(xué)以前寫的用DriverWorks開發(fā)PCI驅(qū)動(dòng)流程，很有用的
上傳時(shí)間： 2013-11-25
上傳用戶：努力努力再努力
資源簡(jiǎn)介：我用過的Verilog HDL寫的SDRAM core源程序,經(jīng)過測(cè)試應(yīng)用
上傳時(shí)間： 2015-03-31
上傳用戶：15071087253
資源簡(jiǎn)介：這是本人寫的HT1621顯示驅(qū)動(dòng)！是用PICC語言寫的，比較好，反正大家用的高興就寫信跟我說一聲喲！
上傳時(shí)間： 2014-08-18
上傳用戶：xwd2010
