這是用Verilog HDL寫的可調(diào)占空比分頻控制器,可以掛在Avalon總線上使用
資源簡介:這是用Verilog HDL寫的可調(diào)占空比分頻控制器,可以掛在Avalon總線上使用
上傳時間: 2016-11-01
上傳用戶:ddddddos
資源簡介:這是用Verilog HDL編好的2選一數(shù)據(jù)選擇器 可以直接使用 沒有密碼
上傳時間: 2014-01-25
上傳用戶:pkkkkp
資源簡介:這是一個Verilog HDL編寫的RISC cpu的程序,該程序共10個子程序,實現(xiàn)了簡單的RISC cpu,可供初學(xué)者參考,學(xué)習硬件描述語言,及設(shè)計方法。該程序通過了modelsim仿真驗證。
上傳時間: 2015-03-26
上傳用戶:qiao8960
資源簡介:這是用VHDL語言寫的32位分頻器的程序,可直接運行,看結(jié)果,歡迎使用。多指正,交流。
上傳時間: 2015-05-11
上傳用戶:chenlong
資源簡介:這是基于Verilog語言寫的,是基于fpga的數(shù)字鎖相環(huán)的設(shè)計,用modelsim打開
上傳時間: 2014-01-24
上傳用戶:yangbo69
資源簡介:用Verilog HDL寫的VGA驅(qū)動,在FPGA上實測可用(實際上是別人的勞動成果,呵呵)。
上傳時間: 2014-01-15
上傳用戶:1966640071
資源簡介:用Verilog HDL寫的操作SRAM的源碼
上傳時間: 2015-02-07
上傳用戶:sy_jiadeyi
資源簡介:這是用C語言寫的USB源程序,相信對大家有所幫助
上傳時間: 2015-04-23
上傳用戶:xuanchangri
資源簡介:單片機標準鍵盤PS2與單片機通信這是用C語言寫 的哈
上傳時間: 2014-01-03
上傳用戶:BIBI
資源簡介:這是用SWT程序?qū)懙膶υ捒虺绦駾ialog視圖
上傳時間: 2014-01-07
上傳用戶:eclipse
資源簡介:用Verilog HDL寫的數(shù)字時鐘,已經(jīng)在開發(fā)板上驗證過的,絕對原創(chuàng),使用數(shù)碼管進行顯示!
上傳時間: 2013-12-03
上傳用戶:lnnn30
資源簡介:這是用C語言寫的一個數(shù)據(jù)結(jié)構(gòu)實驗,在VISUAL C++環(huán)境中實現(xiàn)的,很有意思哦
上傳時間: 2014-10-14
上傳用戶:PresidentHuang
資源簡介:這是用C語言寫的火焰繚繞的一個程序,其中用到了一些隨機數(shù)方面的算法.
上傳時間: 2013-12-18
上傳用戶:zhengzg
資源簡介:用Verilog HDL 寫的數(shù)字示波器的源代碼,其中還包括VGA控制源代碼
上傳時間: 2014-03-07
上傳用戶:731140412
資源簡介:這是用C語言寫的,關(guān)于數(shù)據(jù)結(jié)構(gòu)中單鏈表的源代碼!
上傳時間: 2016-07-06
上傳用戶:zxc23456789
資源簡介:這是用C語言寫的蟻群算法程序,和C++相比,這個程序要更簡單,易懂,好看,所以還是看這個的好.
上傳時間: 2014-12-04
上傳用戶:rishian
資源簡介:這是用Verilog語言實現(xiàn)的1024點ff程序t
上傳時間: 2016-11-09
上傳用戶:鳳臨西北
資源簡介:這是用python語言寫的一個數(shù)字廣播的信號處理工具包。利用它,加上一個RF模塊就可以實現(xiàn)數(shù)字廣播信號的發(fā)射。
上傳時間: 2016-12-01
上傳用戶:bjgaofei
資源簡介:這是用C語言寫的一個學(xué)生成績管理系統(tǒng),有什么問題多多指教。
上傳時間: 2013-12-12
上傳用戶:invtnewer
資源簡介:這是用Visual C++寫的一個簡單的Internet下載工具,時候剛學(xué)vc的下載學(xué)習
上傳時間: 2014-01-21
上傳用戶:時代電子小智
資源簡介:這是一個Verilog HDL 語言的例子,在CPLD器件EPM240上實現(xiàn)了 RS232協(xié)議、按鍵處理、LED數(shù)碼管顯示和每秒加1數(shù)碼顯示。使用quartus ii 7.0 以上打開.
上傳時間: 2017-03-06
上傳用戶:lizhen9880
資源簡介:這是用VB6.0寫的一個通用的CPU卡操作程序,支持PC/SC接口 安裝任何一個PC/SC驅(qū)動的IC讀寫器后,都可以使用此程序進行CPU卡的測試
上傳時間: 2017-06-05
上傳用戶:han_zh
資源簡介:用Verilog HDL 寫的時鐘程序,在DE2上實現(xiàn)了。
上傳時間: 2017-07-11
上傳用戶:tyler
資源簡介:這是用HGE引擎寫的一個飛機小游戲.. 有興趣的可以看看,對hge引擎感興趣的朋友可以當做學(xué)習代碼用.
上傳時間: 2013-12-05
上傳用戶:JIUSHICHEN
資源簡介:modelsim設(shè)計的可調(diào)占空比的方波程式
上傳時間: 2014-08-27
上傳用戶:TRIFCT
資源簡介:8051單片機是一種應(yīng)用最廣泛的單片機.它的內(nèi)核設(shè)計非常精簡,這是用Verilog硬件描述語言寫的8051單片機內(nèi)核
上傳時間: 2014-01-25
上傳用戶:wangzhen1990
資源簡介:這是用Verilog語言編寫AV型LCD屏的驅(qū)動程序CPLD上運行并調(diào)試成功的。可用作數(shù)字到模擬LCD轉(zhuǎn)換
上傳時間: 2014-01-05
上傳用戶:徐孺
資源簡介:這是我同學(xué)以前寫的用DriverWorks開發(fā)PCI驅(qū)動流程,很有用的
上傳時間: 2013-11-25
上傳用戶:努力努力再努力
資源簡介:我用過的Verilog HDL寫的SDRAM core源程序,經(jīng)過測試應(yīng)用
上傳時間: 2015-03-31
上傳用戶:15071087253
資源簡介:這是本人寫的HT1621顯示驅(qū)動!是用PICC語言寫的,比較好,反正大家用的高興就寫信跟我說一聲喲!
上傳時間: 2014-08-18
上傳用戶:xwd2010