verilog hdl 快速入門(mén),里面包含很多有用的硬件描述語(yǔ)言的程序
標(biāo)簽： verilog hdl 快速入門(mén) 硬件描述語(yǔ)言
上傳時(shí)間： 2014-01-03
上傳用戶(hù)：愛(ài)死愛(ài)死
以verilog HDL 語(yǔ)言編寫(xiě)的一首歌曲，可供初學(xué)者借鑒
標(biāo)簽： verilog HDL 語(yǔ)言 編寫(xiě)
上傳時(shí)間： 2013-12-26
上傳用戶(hù)：ma1301115706
HDL 編碼風(fēng)格與編碼指導(dǎo),介紹了詳細(xì)的vhdl和verilog hdl語(yǔ)言的編程風(fēng)格
標(biāo)簽： verilog vhdl HDL hdl
上傳時(shí)間： 2014-01-05
上傳用戶(hù)：古谷仁美
arm verilog HDL ip core
標(biāo)簽： verilog core arm hdl
上傳時(shí)間： 2014-01-14
上傳用戶(hù)：wang0123456789
中文版Verilog HDL簡(jiǎn)明教程 第1章 簡(jiǎn)介 第2章 HDL指南 第3章 Verilog語(yǔ)言要素 第4章 表 達(dá) 式 第5章 門(mén)電平模型化
標(biāo)簽： Verilog HDL 簡(jiǎn)明教程 電平
上傳時(shí)間： 2015-05-22
上傳用戶(hù)：無(wú)聊來(lái)刷下
用Verilog HDL 語(yǔ)言編寫(xiě)的播放梁祝的程序
標(biāo)簽： Verilog HDL 語(yǔ)言 編寫(xiě)
上傳時(shí)間： 2015-05-24
上傳用戶(hù)：zuozuo1215
基于地址總線(xiàn)接口的四倍頻編碼器信號(hào)接口的 FPGA實(shí)現(xiàn) verilog HDL的
標(biāo)簽： Verilog FPGA HDL 接口
上傳時(shí)間： 2014-08-12
上傳用戶(hù)：ayfeixiao
UART verilog HDL 實(shí)現(xiàn)
標(biāo)簽： verilog UART hdl
上傳時(shí)間： 2014-01-11
上傳用戶(hù)：PresidentHuang
是關(guān)于dct的Verilog HDL源代碼和測(cè)試程序
標(biāo)簽： Verilog dct HDL 源代碼
上傳時(shí)間： 2014-06-15
上傳用戶(hù)：四只眼
鍵盤(pán)鼠標(biāo)的原代碼,用FPGA實(shí)現(xiàn),使用Verilog HDL編寫(xiě),已經(jīng)使用FPGA驗(yàn)正過(guò)了,完全可以用
標(biāo)簽： FPGA Verilog HDL 鍵盤(pán)
上傳時(shí)間： 2013-12-12
上傳用戶(hù)：athjac
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
