148個(gè)verilog hdl小程序（有很多testbench）——.
標(biāo)簽： testbench verilog 148 hdl
上傳時(shí)間： 2015-01-28
上傳用戶：tianjinfan
用于計(jì)算CRC的verilog HDL源碼
標(biāo)簽： verilog CRC HDL 計(jì)算
上傳時(shí)間： 2015-02-07
上傳用戶：569342831
用verilog HDL寫的操作SRAM的源碼
標(biāo)簽： verilog SRAM HDL 操作
上傳用戶：sy_jiadeyi
用verilog HDL實(shí)現(xiàn)曼徹斯特編碼的源碼
標(biāo)簽： verilog HDL 曼徹斯特編碼 源碼
上傳時(shí)間： 2013-12-29
上傳用戶：lhc9102
Computer Architecture Handbook on verilog HDL
標(biāo)簽： Architecture Computer Handbook Verilog
上傳時(shí)間： 2015-03-15
上傳用戶：www240697738
verilog hdl教程135例:verilog hdl語言類似于C語言，便于學(xué)習(xí)。本文檔帶有源代碼，3-6章
標(biāo)簽： verilog hdl 135 C語言
上傳時(shí)間： 2013-12-12
上傳用戶：rocketrevenge
verilog hdl教程135例:verilog hdl語言類似于C語言，便于學(xué)習(xí)。本文檔帶有源代碼，7-8章
上傳時(shí)間： 2013-12-09
上傳用戶：cuiyashuo
verilog hdl教程135例:verilog hdl語言類似于C語言，便于學(xué)習(xí)。本文檔帶有源代碼，9-10章
上傳時(shí)間： 2013-12-26
上傳用戶：qb1993225
verilog hdl教程135例:verilog hdl語言類似于C語言，便于學(xué)習(xí)。本文檔帶有源代碼，11-12章
上傳時(shí)間： 2015-03-24
上傳用戶：zhaoq123
這是一個(gè)Verilog HDL編寫的RISC cpu的程序，該程序共10個(gè)子程序，實(shí)現(xiàn)了簡單的RISC cpu，可供初學(xué)者參考，學(xué)習(xí)硬件描述語言，及設(shè)計(jì)方法。該程序通過了modelsim仿真驗(yàn)證。
標(biāo)簽： Verilog RISC HDL cpu
上傳時(shí)間： 2015-03-26
上傳用戶：qiao8960
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
