本課題來(lái)源于企業(yè)委托開(kāi)發(fā)項(xiàng)目：大功率兩電平矢量控制變頻器的開(kāi)發(fā)。課題以感應(yīng)電動(dòng)機(jī)變頻調(diào)速系統(tǒng)的產(chǎn)品化開(kāi)發(fā)為目標(biāo)，對(duì)感應(yīng)電動(dòng)機(jī)參數(shù)離線辨識(shí)技術(shù)和控制器進(jìn)行了研究和試驗(yàn)。本人除了參加整體系統(tǒng)的設(shè)計(jì)和制作任務(wù)外，獨(dú)立完成了參數(shù)離線辨識(shí)工作。文章介紹了一種實(shí)用的參數(shù)離線辨識(shí)方法，在綜合各種控制策略基礎(chǔ)上給出了一套基于DSP的數(shù)字化解決方案，通過(guò)整機(jī)進(jìn)行了軟硬件調(diào)試，實(shí)現(xiàn)了設(shè)計(jì)目標(biāo)。為產(chǎn)品化打下一定的基礎(chǔ)。 論文第1章介紹了矢量控制以及坐標(biāo)變換，分析了電動(dòng)機(jī)參數(shù)對(duì)矢量控制的影響，通過(guò)Matlab仿真了電動(dòng)機(jī)參數(shù)變化對(duì)變頻器輸出的影響。 第2章對(duì)辨識(shí)主要介紹了參數(shù)辨識(shí)的算法，對(duì)感應(yīng)電機(jī)靜態(tài)數(shù)學(xué)模型進(jìn)行了化簡(jiǎn)，得到各個(gè)參數(shù)與電壓電流之間的關(guān)系方程。通過(guò)單相直流試驗(yàn)和單相交流試驗(yàn)辨識(shí)電動(dòng)機(jī)參數(shù)。采用迭代算法計(jì)算出非線性方程的數(shù)值，還介紹了一種基于電壓電流瞬時(shí)值計(jì)算電動(dòng)機(jī)功率因數(shù)的方法。 第3章對(duì)控制器進(jìn)行了研究，對(duì)當(dāng)前比較先進(jìn)的自抗擾控制，自適應(yīng)控制，基于非線性的逆控制等控制策略進(jìn)行了綜述。最后對(duì)基于PI轉(zhuǎn)速調(diào)節(jié)器的間接矢量控制系統(tǒng)進(jìn)行了仿真，并給出了仿真結(jié)果。 第4章介紹了實(shí)驗(yàn)室自主開(kāi)發(fā)的基于TI公司DSP TMS320F2812的通用交流調(diào)速試驗(yàn)裝置。根據(jù)通用試驗(yàn)裝置的設(shè)計(jì)要求設(shè)計(jì)了控制板電路，電源板電路，功率板電路等電路，進(jìn)行了調(diào)試，并應(yīng)用到試驗(yàn)之中，性能達(dá)到要求。 第5章介紹了整個(gè)系統(tǒng)的功能軟件設(shè)計(jì)和功能試驗(yàn)結(jié)果，給出了部分程序流程圖和裝置的基本功能試驗(yàn)波形。 最后就課題的研究進(jìn)行了整體總結(jié)，為將來(lái)的后續(xù)研究提出建議。
標(biāo)簽： 感應(yīng)電動(dòng)機(jī) 參數(shù)辨識(shí) 新型控制
上傳時(shí)間： 2013-06-25
上傳用戶：hehuaiyu
PROTEL99SE常規(guī)教程（圖片教程） 5天（每天2小時(shí)），你就可以搞定PROTEL99SE的常規(guī)操作。 課程介紹： 圖片教程的第1天: 學(xué)會(huì)自己畫簡(jiǎn)單的SCH文件 第1課:新建一個(gè)*.DDB,新建一個(gè)SCH文件,并且添加畫SCH要用到的零件庫(kù)>> 第2課:利用添加好的零件庫(kù),進(jìn)行畫第一個(gè)可以自動(dòng)布線的原理圖>> 課后補(bǔ)充：SCH中一些必須要避免的錯(cuò)誤! 圖片教程的第2天: 學(xué)會(huì)從SCH到PCB的轉(zhuǎn)變,并且進(jìn)行自動(dòng)布線 第一課：建立一個(gè)PCB文件，并且添加自動(dòng)布線所必需的封裝庫(kù) 第二課：把前面的SCH文件變成PCB板 第三課: 對(duì)PCB進(jìn)行自動(dòng)布線 圖片教程的第3天: 學(xué)會(huì)自己做SCH零件。說(shuō)明:SCH零件庫(kù)用來(lái)畫圖和自動(dòng)布線 第一課：做一個(gè)SCH里面常要用到的電阻零件 圖片教程的第4天: 學(xué)會(huì)自己做PCB零件封裝 第一課：做一個(gè)屬于自己的PCB零件封裝 課后補(bǔ)充：PCB中一些必須要避免的錯(cuò)誤! 布線方面的高級(jí)設(shè)置:自動(dòng)布線和手動(dòng)布線方面的高級(jí)設(shè)置問(wèn)題 圖片教程的第5天: 一些高級(jí)的常用技巧 一、SCH中的一些常用技巧 SCH的一些高級(jí)設(shè)置和常用技巧 二、PCB的一些高級(jí)設(shè)置和常用技巧 在PCB中,如何校驗(yàn)和查看PCB單個(gè)的網(wǎng)絡(luò)連接情況 在PCB中給PCB補(bǔ)淚滴的具體操作 在PCB中給PCB做覆銅的具體操作 在PCB中如何打印出中空的焊盤(這個(gè)功能對(duì)于熱轉(zhuǎn)印制板比較有用) 在PCB中如何找到我們要找的封裝 如何在PCB文件中加上漂亮的漢字 附件：PROTEL99SE 安裝 License 5天（每天2小時(shí)），你就可以搞定PROTEL99SE的常規(guī)操作。
上傳時(shí)間： 2013-05-24
上傳用戶：lgd57115700
隨著中國(guó)二代導(dǎo)航系統(tǒng)的建設(shè)，衛(wèi)星導(dǎo)航的應(yīng)用將普及到各個(gè)行業(yè)，具有自主知識(shí)產(chǎn)權(quán)的衛(wèi)星導(dǎo)航接收機(jī)的研究與設(shè)計(jì)是該領(lǐng)域的一個(gè)研究熱點(diǎn)。在接收機(jī)的設(shè)計(jì)中，對(duì)于成熟技術(shù)將利用ASIC芯片進(jìn)行批量生產(chǎn)，該芯片是專用芯片，一旦制造成型不能改變。但是對(duì)于正在研究的接收機(jī)技術(shù)，特別是在需要利用接收機(jī)平臺(tái)進(jìn)行提高接收機(jī)性能研究時(shí)，利用FPGA通用可編程門陣列芯片是非常方便的。在FPGA上的研究成果，一旦成熟可以很方便的移植到ASIC芯片，進(jìn)行批量生產(chǎn)。本課題就是基于FPGA研究GPS并行捕獲技術(shù)的硬件電路，著重進(jìn)行了其中一個(gè)捕獲通道的設(shè)計(jì)和實(shí)現(xiàn)。 GPS信號(hào)捕獲時(shí)間是影響GPS接收機(jī)性能的一個(gè)關(guān)鍵因素，尤其是在高動(dòng)態(tài)和實(shí)時(shí)性要求高的應(yīng)用中或者對(duì)弱GPS信號(hào)的捕獲方面。因此，本文在滑動(dòng)相關(guān)法基礎(chǔ)上引出了基于FFT的并行快速捕獲方法，采用自頂向下的方法對(duì)系統(tǒng)進(jìn)行總體功能劃分和結(jié)構(gòu)設(shè)計(jì)，并采用自底向上的方法對(duì)系統(tǒng)進(jìn)行功能實(shí)現(xiàn)和驗(yàn)證。 本課題以Xilinx公司的Spartan3E開(kāi)發(fā)板為硬件開(kāi)發(fā)平臺(tái)，以ISE9.2i為軟件開(kāi)發(fā)平臺(tái)，采用Verilog HDL編程實(shí)現(xiàn)該系統(tǒng)。并利用Nemerix公司的GPS射頻芯片NJ1006A設(shè)計(jì)制作了GPS中頻信號(hào)產(chǎn)生平臺(tái)。該平臺(tái)可實(shí)時(shí)地輸出采樣頻率為16.367MHz的GPS數(shù)字中頻信號(hào)。 本課題主要是基于采樣率變換和FFT實(shí)現(xiàn)對(duì)GPS C/A碼的捕獲。該算法利用平均采樣的方法，將信號(hào)的采樣率降低到1.024 MHz，在低采樣率下利用成熟的1024點(diǎn)FFT IP核對(duì)C/A碼進(jìn)行粗捕，給出GPS信號(hào)的碼相位(精度大約為1/4碼片)和載波的多普勒頻率，符合GPS后續(xù)跟蹤的要求。 同時(shí)，由于FFT算法是以資源換取時(shí)間的方法來(lái)提高GPS捕獲速度的，所以在設(shè)計(jì)時(shí)，合理地采用FPGA設(shè)計(jì)思想與技巧優(yōu)化系統(tǒng)。基于實(shí)用性的要求，詳細(xì)的給出了基于FFT的GPS并行捕獲各個(gè)模塊的實(shí)現(xiàn)原理、實(shí)現(xiàn)結(jié)構(gòu)以及仿真結(jié)果。并達(dá)到降低系統(tǒng)硬件資源，能夠快速、高效地實(shí)現(xiàn)對(duì)GPS C/A碼捕獲的要求。 本研究是導(dǎo)航研究所承擔(dān)的國(guó)家863課題“利用多徑信號(hào)提高GNSS接收機(jī)性能的新技術(shù)研究”中關(guān)于接收機(jī)信號(hào)捕獲算法的一部分，對(duì)接收機(jī)的設(shè)計(jì)具有一定的參考價(jià)值。
上傳時(shí)間： 2013-07-22
上傳用戶：user08x
現(xiàn)場(chǎng)可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來(lái)獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計(jì)周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC芯片，并且立即投入實(shí)際應(yīng)用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運(yùn)用于通信領(lǐng)域、消費(fèi)類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個(gè)大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號(hào)引入FPGA內(nèi)部進(jìn)行邏輯功能的實(shí)現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進(jìn)行配置來(lái)支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過(guò)不同編程來(lái)配置實(shí)現(xiàn)各種邏輯功能，在IO端口中它可以通過(guò)選擇配置方式來(lái)兼容不同信號(hào)標(biāo)準(zhǔn)的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動(dòng)能力的編程控制、擺率選擇、輸入延遲和維持時(shí)間控制等。 本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計(jì)和實(shí)現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項(xiàng)目中的一子項(xiàng)，目的為在更新的工藝水平上設(shè)計(jì)出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊；同時(shí)針對(duì)以前設(shè)計(jì)的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點(diǎn)，要求新的電路模塊中擴(kuò)展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路，與單端標(biāo)準(zhǔn)比較，LVDS具有很多優(yōu)點(diǎn)： (1)LVDS傳輸?shù)男盘?hào)擺幅小，從而功耗低，一般差分線上電流不超過(guò)4mA，負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號(hào)擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號(hào)電壓可以從0V到2.4V變化，單端信號(hào)擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說(shuō)LVDS允許收發(fā)兩端地電勢(shì)有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開(kāi)發(fā)軟件ISE，設(shè)計(jì)完成了可以用于Virtex系列各低端型號(hào)FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標(biāo)準(zhǔn)，其中包括單端標(biāo)準(zhǔn)，也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點(diǎn)、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點(diǎn)可以改進(jìn)和簡(jiǎn)化系統(tǒng)級(jí)的設(shè)計(jì)，為最終的產(chǎn)品設(shè)計(jì)和生產(chǎn)打下基礎(chǔ)。設(shè)計(jì)中對(duì)包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶手冊(cè)描述進(jìn)行仿真驗(yàn)證，性能參數(shù)已達(dá)到預(yù)期標(biāo)準(zhǔn)。
標(biāo)簽： FPGA 標(biāo)準(zhǔn) 可編程
上傳時(shí)間： 2013-05-15
上傳用戶：shawvi
隨著數(shù)字圖像處理技術(shù)的發(fā)展，圖像處理系統(tǒng)在日常生活、工業(yè)、軍事和醫(yī)療方面等許多領(lǐng)域得到了廣泛的應(yīng)用。 本論文圍繞視頻圖像處理器的設(shè)計(jì)以及圖像增強(qiáng)算法的研究，開(kāi)展了以下方面的研究： 1.對(duì)基于拉普拉斯算子的灰度圖像增強(qiáng)算法、基于飽和度分量反饋的自適應(yīng)亮度增強(qiáng)算法及其改進(jìn)算法進(jìn)行了仿真，并分別對(duì)增強(qiáng)前后的灰度圖像和彩色圖像進(jìn)行了比較。 2.提出了一個(gè)視頻圖像處理器的硬件實(shí)現(xiàn)方案。該方案以FPGA為核心，具有較強(qiáng)的圖像實(shí)時(shí)處理能力，具有1路視頻輸入端口和1路視頻輸出端口，以及PCI接口和2個(gè)UART串行接口。 3.完成了視頻圖像處理器的原理圖設(shè)計(jì)、印制板圖設(shè)計(jì)。在印制板圖設(shè)計(jì)中，應(yīng)用信號(hào)完整新分析的理論，對(duì)高速電路的布局和布線進(jìn)行了優(yōu)化設(shè)計(jì)，保證了硬件電路的性能。
上傳時(shí)間： 2013-06-13
上傳用戶：lanjisu111
伴隨著多媒體顯示和傳輸技術(shù)的發(fā)展,人們獲得了越來(lái)越高的視聽(tīng)享受。從傳統(tǒng)的模擬電視,到標(biāo)清、高清、全高清。與顯示技術(shù)發(fā)展結(jié)伴而行的是顯示接口技術(shù)的發(fā)展,從模擬的AV端子,S-Video和VGA接口,到數(shù)字顯示的DVI接口,技術(shù)上經(jīng)歷了一個(gè)從模擬到數(shù)字,從并行到串行,從低速到高速的發(fā)展過(guò)程。 HDMI是最新的高清晰度多媒體接口,它的規(guī)范由Silicon Image等七家公司提出,具有帶寬大,尺寸小,傳輸距離長(zhǎng)和支持正版保護(hù)等功能,符合當(dāng)今技術(shù)的發(fā)展潮流,一經(jīng)推出,就獲得了巨大的成功。成為平板顯示器、高清電視等設(shè)備的標(biāo)準(zhǔn)接口之一,并獲得了越來(lái)越廣泛的應(yīng)用。 從上世紀(jì)80年代XILINX發(fā)明第一款FPGA芯片以來(lái),FPGA就以其體系結(jié)構(gòu)和邏輯單元靈活,運(yùn)算速度快,編程方便等優(yōu)點(diǎn)廣泛應(yīng)用與IC設(shè)計(jì)、系統(tǒng)控制、視頻處理、通信系統(tǒng)、航空航天等諸多方面。 本文利用ALTERA的一款高端FPGA芯片EP2S180F1508C3為核心,配合Silicon Image的專用HDMI接收芯片搭建了一個(gè)HDMI的接收顯示平臺(tái)。針對(duì)HDMI帶寬寬,數(shù)據(jù)量大的特點(diǎn),使用了新型的DDR2 SDRAM作為視頻信號(hào)的輸入和輸出緩沖。在硬件板級(jí)設(shè)計(jì)上,針對(duì)HDMI和DDR2的相關(guān)高速電路,采用了一系列的高速電路設(shè)計(jì)方法,有效的避免了信號(hào)的反射,串?dāng)_等不良現(xiàn)象。同時(shí)在對(duì)HDMI規(guī)范和DDR2 SDRAM時(shí)序規(guī)范的深入研究的基礎(chǔ)上,在ALTERA的開(kāi)發(fā)平臺(tái)QUARTUSII上編寫了系統(tǒng)的頂層模塊和相關(guān)各功能子模塊,并仿真通過(guò)。 論文的主要工作和創(chuàng)新點(diǎn)表現(xiàn)在以下幾個(gè)方面： 1、論文研究了最新的HDMI接口規(guī)范和新型存儲(chǔ)器件DDR2的時(shí)序規(guī)范。 2、論文搭建的整個(gè)系統(tǒng)相當(dāng)龐大,涉及到相關(guān)的規(guī)范、多種芯片的資料、各種工具軟件的使用、原理圖的繪制和PCB板的布局布線,直至后期的編程仿真,花費(fèi)了作者大量的時(shí)間和精力。 3、論文首次使用FPGA來(lái)處理HDMI信號(hào)且直接驅(qū)動(dòng)顯示器件,區(qū)別于-般的ASIC方案。 4、論文對(duì)高速電路特別是的DDR2布局布線,采用了一系列的專門措施,具有一定的借鑒價(jià)值。
標(biāo)簽： FPGA HDMI 顯示系統(tǒng)
上傳時(shí)間： 2013-07-28
上傳用戶：xiaoxiang
可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對(duì)輸入信號(hào)的采集和輸出信號(hào)輸出)，電壓之間的轉(zhuǎn)換，對(duì)外圍芯片的驅(qū)動(dòng)，完成對(duì)芯片的測(cè)試功能以及對(duì)芯片電路保護(hù)等。 本文采用了自頂向下和自下向上的設(shè)計(jì)方法，依據(jù)可配置端口電路能實(shí)現(xiàn)的功能和工作原理，運(yùn)用Cadence的設(shè)計(jì)軟件，結(jié)合華潤(rùn)上華0.5μm的工藝庫(kù)，設(shè)計(jì)了一款性能、時(shí)序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個(gè)方面的內(nèi)容： 1.基于端口電路信號(hào)寄存器的采集和輸出方式，本論文設(shè)計(jì)的端口電路可以通過(guò)配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時(shí)序仿真，且建立時(shí)間小于5ns和保持時(shí)間在0ns左右。和xilinx4006e[8]相比較滿足設(shè)計(jì)的要求。 2.基于TAP Controller的工作原理及它對(duì)16種狀態(tài)機(jī)轉(zhuǎn)換的控制，對(duì)16種狀態(tài)機(jī)的轉(zhuǎn)換完成了行為級(jí)描述和實(shí)現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對(duì)觸發(fā)器級(jí)聯(lián)的構(gòu)架這一特點(diǎn)，設(shè)計(jì)了一款邊界掃描電路，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。達(dá)到對(duì)芯片電路測(cè)試設(shè)計(jì)的要求。 4.對(duì)于端口電路來(lái)講，有時(shí)需要將從CLB中的輸出數(shù)據(jù)實(shí)現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來(lái)實(shí)現(xiàn)以上的功能，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。滿足設(shè)計(jì)要求。 5.對(duì)于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設(shè)置不同的上、下MOS管尺寸來(lái)調(diào)整電路的中點(diǎn)電壓，將端口電路設(shè)計(jì)成3.3V和5V兼容的電路，通過(guò)仿真性能上已完全達(dá)到這一要求。此外，在輸入端口處加上擴(kuò)散電阻R和電容C組成噪聲濾波電路，這個(gè)電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時(shí)不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動(dòng)大負(fù)載的功能。通過(guò)對(duì)管子尺寸的大小設(shè)置和驅(qū)動(dòng)大小的仿真表明：在實(shí)現(xiàn)TTL高電平輸出時(shí)，最大的驅(qū)動(dòng)電流達(dá)到170mA，而對(duì)應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動(dòng)電流為140mA[8]；同樣，在實(shí)現(xiàn)CMOS高電平最大驅(qū)動(dòng)電流達(dá)到200mA,而xilinx4006e的CMOS驅(qū)動(dòng)電流達(dá)到170[8]mA。 7.與xilinx4006e端口電路相比，在延時(shí)和面積以及功耗略大的情況下，本論文研究設(shè)計(jì)的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實(shí)現(xiàn)二次函數(shù)的輸出方式、通過(guò)添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動(dòng)能力更加強(qiáng)大。
上傳時(shí)間： 2013-07-20
上傳用戶：頂?shù)弥?/p>
本文研究特種LCD的圖像處理方法和FPGA實(shí)現(xiàn)方案，并研制出基于FPGA的若干實(shí)際應(yīng)用系統(tǒng)，有效地解決目前存在的問(wèn)題。本文主要研究?jī)?nèi)容為： (1)給出一種基于彩色空間變換的色彩調(diào)整方法，在YCrCb空間內(nèi)實(shí)現(xiàn)亮度和色度分離，避免了RGB空間兩者同時(shí)變化造成偏色和失真的現(xiàn)象，并在FPGA內(nèi)采用流水線結(jié)構(gòu)改進(jìn)3階矩陣運(yùn)算的邏輯結(jié)構(gòu)，節(jié)省出2/3的邏輯資源，提高了模塊的最高運(yùn)行速度。 (2)研究利用FPGA實(shí)現(xiàn)圖像實(shí)時(shí)縮放處理的方法，選擇能夠滿足特種LCD要求的雙線性插值法作為研究對(duì)象，實(shí)時(shí)計(jì)算插值系數(shù)dx和dy，并采用流水線結(jié)構(gòu)進(jìn)行插值計(jì)算，僅使用FPGA中的3個(gè)雙端口RAM來(lái)緩沖圖像數(shù)據(jù)，沒(méi)有外擴(kuò)大容量幀存儲(chǔ)器，降低了成本，提高特種LCD的系統(tǒng)兼容性。 (3)設(shè)計(jì)一種針對(duì)特種LCD更為簡(jiǎn)捷、有效的隔行轉(zhuǎn)逐行掃描的實(shí)現(xiàn)方案，即利用圖像實(shí)時(shí)縮放的方法，把一場(chǎng)圖像縮放到LCD的分辨率，實(shí)現(xiàn)復(fù)合視頻圖像在LCD的“滿屏”顯示，改善現(xiàn)有特種LCD在顯示隔行掃描的復(fù)合視頻信號(hào)時(shí)，遇到圖像信息丟失或顯示效果不佳的問(wèn)題。 (4)設(shè)計(jì)出一種基于字符和位圖的數(shù)字OSD控制核，合理使用分布式RAM和塊RAM兩種邏輯資源來(lái)存儲(chǔ)字符和位圖信息，OSD圖像由數(shù)字邏輯自動(dòng)合成，編程簡(jiǎn)單靈活，使特種LCD的參數(shù)調(diào)整更加方便。 (5)研制成功基于FPGA的特種LCD顯示控制板，能顯示三種分辨率640×480，800×600，1024×768的圖像信號(hào)；支持寬范圍的亮度、對(duì)比度、顯示位置等參數(shù)的實(shí)時(shí)調(diào)整，并提供全功能的透明OSD菜單進(jìn)行指示。 (6)研制成功基于FPGA的特種LCD圖像調(diào)節(jié)板，用于對(duì)某型號(hào)機(jī)載特種LCD進(jìn)行改造，增加寬范圍的亮度、對(duì)比度、圖像顯示位置的實(shí)時(shí)調(diào)整功能，提供無(wú)信號(hào)輸入檢測(cè)與OSD指示功能，提高圖像顯示的性能，通過(guò)了環(huán)境溫度試驗(yàn)與性能測(cè)試，并已裝機(jī)。 (7)研制成功基于DSP和FPGA的圖像采集顯示板，實(shí)現(xiàn)了對(duì)全分辨率復(fù)合視頻信號(hào)進(jìn)行25幀/秒的實(shí)時(shí)采集和顯示，在DSP內(nèi)使用“三幀”輪換的圖像數(shù)據(jù)緩沖方法提高了系統(tǒng)的實(shí)時(shí)處理能力，使之能夠完成一定復(fù)雜度的實(shí)時(shí)圖像處理。
上傳時(shí)間： 2013-06-12
上傳用戶：ivan-mtk
android開(kāi)發(fā)筆記 針對(duì)6410開(kāi)發(fā)板，一步一步詳細(xì)介紹了 移植android2.1的步驟 非常適合初學(xué)者！使您的技術(shù)能迅速提高！
標(biāo)簽： android 開(kāi)發(fā)資料
上傳時(shí)間： 2013-08-03
上傳用戶：qw12
溫室技術(shù)是我國(guó)實(shí)現(xiàn)農(nóng)業(yè)信息化的重要環(huán)節(jié)，溫度是溫室中的重要環(huán)境參數(shù)。實(shí)時(shí)控制是指在規(guī)定的時(shí)間內(nèi)，系統(tǒng)必須做出相應(yīng)的響應(yīng)，是現(xiàn)代溫室控制發(fā)展的更高要求。隨著精細(xì)農(nóng)業(yè)的發(fā)展，傳統(tǒng)的大棚已經(jīng)不能滿足現(xiàn)代高精度、快速采集及響應(yīng)的要求，由于溫度的滯后性和難調(diào)控性，溫度實(shí)時(shí)控制一直是溫室控制的一大難題。 本課題整合了CPID與ARM的優(yōu)點(diǎn)，提出運(yùn)用CPID硬件來(lái)實(shí)現(xiàn)數(shù)據(jù)采集，移植實(shí)時(shí)操作系統(tǒng)到ARM來(lái)實(shí)現(xiàn)復(fù)雜算法控制，采用高精度數(shù)字傳感器DS18820，并設(shè)計(jì)出混合PID模糊控制器來(lái)實(shí)現(xiàn)溫室的變溫管理，這對(duì)于現(xiàn)代溫室的智能化控制有著十分重要的實(shí)際意義。較傳統(tǒng)溫室，優(yōu)點(diǎn)在于(1)它改變以往依靠單片機(jī)軟件來(lái)實(shí)現(xiàn)傳感器周期性采集，改用CPID硬件產(chǎn)生數(shù)字傳感器所需的讀寫時(shí)序，這種“以硬代軟”的方案實(shí)時(shí)性好，且大大避免了軟件運(yùn)行時(shí)的不穩(wěn)定性、系統(tǒng)冗余等先天缺陷。(2)操作系統(tǒng)能實(shí)現(xiàn)多任務(wù)、多線程以及友好的人機(jī)界面。 試驗(yàn)以華中農(nóng)業(yè)大學(xué)的華北型機(jī)械通風(fēng)式連棟塑料溫室為試驗(yàn)?zāi)Ｐ停x擇了ALTERA公司的EPM7128SLC84-15芯片和SAMSUNG公司的S3C44BOX芯片為目標(biāo)板，以PC機(jī)為宿主機(jī)，設(shè)計(jì)了實(shí)時(shí)溫度控制平臺(tái)。 主要工作： (1)概述了溫度實(shí)時(shí)測(cè)控的必要性并介紹了CPLD、ARM技術(shù)及嵌入式實(shí)時(shí)操作系統(tǒng)的發(fā)展。 (2)介紹了溫度采集模塊及CPLD與ARM通訊接口模塊的設(shè)計(jì)。 (3)通過(guò)ARM存儲(chǔ)模塊、LCD顯示模塊、串口模塊、Rt18019AS網(wǎng)口模塊、uClinux操作系統(tǒng)模塊等系統(tǒng)完成了本試驗(yàn)平臺(tái)。 (4)介紹混合PID模糊控制算法并通過(guò)Simulink工具箱進(jìn)行了仿真，得出混合PID模糊控制器較經(jīng)典PID控制具有更快的動(dòng)態(tài)響應(yīng)、更小超調(diào)、抗干擾強(qiáng)的結(jié)論。 (5)最后，通過(guò)試驗(yàn)數(shù)據(jù)驗(yàn)證了整套系統(tǒng)實(shí)時(shí)采集的穩(wěn)定性及可靠性，指出了本課題的不足之處和待改善的問(wèn)題。
標(biāo)簽： ARMCPLD 農(nóng)業(yè) 溫度 實(shí)時(shí)控制系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：songyuncen
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
