EM78單片機(jī)與24Cxx / 85Cxx 串行CMOS EEPROM接口I2C總線讀/寫的程序 ** （所有時(shí)隙均基于2MHZ晶體震蕩器頻率）
標(biāo)簽： Cxx EEPROM 2MHZ CMOS
上傳時(shí)間： 2013-12-26
上傳用戶：ynsnjs
自制完全成功!!!!ADC0809時(shí)鐘直接使用AT89C51的ALE信號(hào)2MHZ P1口段碼,P2.0-3位碼(P2.0為最右邊數(shù)碼管的位碼) P0口數(shù)據(jù)輸入 通道0輸入,ADC0809中ST和ALE---P3.0,EOC---P3.2,CLK---ALE.OE---P3.1*/
標(biāo)簽： 0809 ADC 2.0 2MHZ
上傳時(shí)間： 2015-09-12
上傳用戶：qoovoop
用verilog設(shè)計(jì)密勒解碼器 一、題目： 設(shè)計(jì)一個(gè)密勒解碼器電路 二、輸入信號(hào)： 1． DIN：輸入數(shù)據(jù) 2． CLK：頻率為2MHZ的方波，占空比為50％ 3． RESET：復(fù)位信號(hào)，低有效 三、輸入信號(hào)說明： 輸入數(shù)據(jù)為串行改進(jìn)密勒碼，每個(gè)碼元持續(xù)時(shí)間為8μs，即16個(gè)CLK時(shí)鐘；數(shù)據(jù)流是由A、B、C三種信號(hào)組成； A：前8個(gè)時(shí)鐘保持“1”，接著5個(gè)時(shí)鐘變?yōu)椤?”，最后3個(gè)時(shí)鐘為“1”。 B：在整個(gè)碼元持續(xù)時(shí)間內(nèi)都沒有出現(xiàn)“0”，即連續(xù)16個(gè)時(shí)鐘保持“1”。 C：前5個(gè)時(shí)鐘保持“0”，后面11個(gè)時(shí)鐘保持“1”。 改進(jìn)密勒碼編碼規(guī)則如下： 如果碼元為邏輯“1”，用A信號(hào)表示。 如果碼元為邏輯“0”，用B信號(hào)表示，但以下兩種特例除外：如果出現(xiàn)兩個(gè)以上連“0”，則從第二個(gè)“0”起用C信號(hào)表示；如果在“通信起始位”之后第一位就是“0”，則用C信號(hào)表示，以下類推； “通信起始位”，用C信號(hào)表示； “通信結(jié)束位”，用“0”及緊隨其后的B信號(hào)表示。 “無數(shù)據(jù)”，用連續(xù)的B信號(hào)表示。
標(biāo)簽： verilog 2MHZ DIN CLK
上傳時(shí)間： 2013-12-02
上傳用戶：wang0123456789
使用AD9852 實(shí)現(xiàn)的10～12.2MHZ 跳頻源使用AD9852 實(shí)現(xiàn)的10～12.2MHZ 跳頻源
標(biāo)簽： 9852 12.2 MHz AD
上傳時(shí)間： 2016-02-22
上傳用戶：sk5201314
2MHZ的數(shù)據(jù)時(shí)鐘恢復(fù)電路，包括鑒相器、分頻器及濾波器
標(biāo)簽： 2MHZ 數(shù)據(jù) 時(shí)鐘恢復(fù) 電路
上傳用戶：電子世界
基于s3c9454茶具泡茶定時(shí)器程序。S3F9454,FOSC=3.2MHZ .include "s3c9454.reg
標(biāo)簽： 9454 s3c9454 include FOSC
上傳時(shí)間： 2014-01-12
上傳用戶：dianxin61
設(shè)計(jì)了一個(gè)最高可測(cè)2MHZ頻率的頻率計(jì)，已經(jīng)運(yùn)行過了，情況良好
標(biāo)簽： 2MHZ 頻率 頻率計(jì)
上傳時(shí)間： 2013-11-30
上傳用戶：標(biāo)點(diǎn)符號(hào)
本課題對(duì)DQPSK調(diào)制解調(diào)技術(shù)的FPGA實(shí)現(xiàn)進(jìn)行了比較全面的研究，利用DQPSK調(diào)制技術(shù)實(shí)現(xiàn)了碼速200Kbps的調(diào)制器。調(diào)制載頻3.2MHZ、帶寬180KHz、帶外抑制大于45dB，調(diào)制器設(shè)計(jì)達(dá)到預(yù)定要求。解調(diào)器硬件完成，軟件未全部實(shí)現(xiàn)，但完成了CIC濾波器、載波跟蹤環(huán)、位定時(shí)同步、并串轉(zhuǎn)換等幾個(gè)關(guān)鍵模塊的設(shè)計(jì)。對(duì)解調(diào)器做了實(shí)驗(yàn)測(cè)試，驗(yàn)證了相關(guān)模塊設(shè)計(jì)的正確性，解調(diào)器中重要的載波同步功能已能實(shí)現(xiàn)。 在本文中，主要介紹了DQPSK調(diào)制解調(diào)技術(shù)的FPGA實(shí)現(xiàn)。著重對(duì)差分編解碼、成形濾波器、Costas載波跟蹤環(huán)以及CIC濾波器進(jìn)行了詳細(xì)敘述，對(duì)硬件設(shè)計(jì)則做了簡(jiǎn)要的說明，給出了主要電路圖和實(shí)物圖。 在重要設(shè)計(jì)環(huán)節(jié)上，文中進(jìn)行了比較細(xì)致的Matlab仿真及System View仿真，并給出了相關(guān)分析與說明。最后，采用VHDL 硬件描述語言對(duì)系統(tǒng)進(jìn)行了設(shè)計(jì)與實(shí)現(xiàn)。文中對(duì)位定時(shí)同步以及CIC濾波器的可變速設(shè)計(jì)做了創(chuàng)新與改進(jìn)。
標(biāo)簽： DQPSK FPGA 調(diào)制解調(diào)器
上傳時(shí)間： 2013-05-22
上傳用戶：michael52
AD系列芯片 1.模數(shù)轉(zhuǎn)換器 AD1380JD 16位 20us高性能模數(shù)轉(zhuǎn)換器(民用級(jí)) AD1380KD 16位 20us高性能模數(shù)轉(zhuǎn)換器(民用級(jí)) AD1671JQ 12位 1.25MHz采樣速率 帶寬2MHZ模數(shù)轉(zhuǎn)換器(民用級(jí)) AD1672AP 12位 3MHz采樣速率 帶寬20MHz單電源模數(shù)轉(zhuǎn)換器(工業(yè)級(jí)) AD1674JN 12位 100KHz采樣速率 帶寬500KHz模數(shù)轉(zhuǎn)換器(民用級(jí)) AD1674AD 12位 100KHz采樣速率 帶寬500KHz模數(shù)轉(zhuǎn)換器(工業(yè)級(jí))
標(biāo)簽： AD芯片
上傳時(shí)間： 2013-05-19
上傳用戶：ljmwh2000
本模塊的脈沖功率發(fā)射電路主要集成了超聲傳感器的前置功率放大驅(qū)動(dòng)電路，它與匹配變壓器相連后可直接驅(qū)動(dòng)超聲換能器產(chǎn)生超聲波。通過改變MCU輸出脈沖的頻率，該驅(qū)動(dòng)模塊可以產(chǎn)生從20KHz～2MHZ 的頻率，這個(gè)頻段基本涵蓋了目前常見的超聲波應(yīng)用頻段。模塊的供電范圍為12V～24V，工作溫度為工業(yè)級(jí)－40～+85oC，輸出脈沖功率可調(diào)，最高可達(dá)300w，輸出阻抗為25mΩ。本模塊中的超聲脈沖驅(qū)動(dòng)電路基本可以滿足目前國(guó)內(nèi)所有超聲脈沖功率發(fā)射的常規(guī)應(yīng)用要求。接收部分電路主要提供的對(duì)接收到的信號(hào)進(jìn)行濾波放大，可根據(jù)不同的應(yīng)用需要調(diào)整接收部分的濾波頻帶和放大倍數(shù)，它的輸入噪聲在輸入信號(hào)頻率為500kHz 的時(shí)候可低至50uV，對(duì)于接收信號(hào)特別微弱的應(yīng)用場(chǎng)合，如超聲波氣體流量計(jì)和超聲物位計(jì)中將有良好的表現(xiàn)。
標(biāo)簽： 超聲脈沖 功率 放大 接收模塊
上傳時(shí)間： 2013-06-19
上傳用戶：zmy123
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
