<strike id="csi22"></strike>
隨著能源危機日趨嚴重，新能源的開發與節能技術的研究日趨迫切，而新型儲能元件—超級電容器的應用為能量回收開辟了一條新的道路。 作為新型儲能器件，超級電容器擁有其它儲能器件無法比擬的優點—充放電速度快、功率密度高、使用壽命長。但由于其額定電壓很低，一般為1V～3v，因此使用時需多節串聯以達到實用電壓值，而電容單體參數不一致必然導致單體電壓不平衡。長此以往，勢必嚴重影響超級電容組壽命及其工作可靠性。 本文從超級電容器結構與工作原理入手，詳細闡述了其各種特性，分析和比較了目前存在的各種電壓均衡電路，確定了適合能量回收系統中超級電容組的電壓均衡策略，提出了如下兩種方法： 一種是運用飛渡電容轉移能量的思想，在飛渡電容與超級電容器之間加入DC/DC變換器，對超級電容器恒流充放電，保證了電壓均衡電路快速性。 針對超級電容器單體電壓低造成的DC/DC變換器恒流控制困難的問題，本文采用了新型開關電源芯片LTC3425及LTC3418實現了恒流輸出，仿真及試驗結果驗證了該方法的有效性。 另一種方法為基于變壓器的電壓均衡法，該方法引入全橋逆變器和高頻變壓器構成了一種新穎的電壓均衡電路。此方法容易獲得超級電容器串聯組平均電壓值，使得對低于平均電壓值的超級電容器充電非常方便。此方法以較低成本實現了電壓均衡目的，并通過仿真和試驗驗證了該方法的有效性。 以上兩種方法均通過能量內部轉移來完成電壓均衡，達到了較高的均衡效率，適合用于能量回收系統中超級電容組的電壓均衡。
上傳時間： 2013-06-08
上傳用戶：KIM66
性價比超高的U盤讀寫模塊-PB375，兼容CH375讀寫操作 1． 功能 ● 用于嵌入式系統/單片機讀寫U 盤、閃盤、閃存盤、USB 移動硬盤、USB 讀卡器等。 ● 支持符合USB 相關規范基于Bulk-Only 傳輸協議的各種U 盤/閃存盤/外置硬盤。 ● 支持文件系統FAT12 和FAT16 及FAT32 ● 文件操作功能：新建、刪除、讀寫數據，打開關閉文件等。 ● SPI接口，支持3.3v電平 ● 兼容CH375模塊的操作命令 ● 單芯片解決方案，該模塊只需要一個主控芯片外加少量的電容電阻便可，相對于51MCU+SL811/CH375的模塊，無論模塊尺寸還是成本都有著極大的優勢。 ● 模塊尺寸：38mm*40mm ● 該模塊可根據要求進行定制 基本不需要占用單片機系統的存儲空間，最少只需要幾個字節的RAM 和幾百字節的代碼。 2． 價格 相比51MCU+SL811/CH375方案有著極其強的價格優勢 3． 參數 兼容CH375模塊的讀寫操作命令，新建、刪除、讀寫數據，打開關閉文件 4． 應用 ? 桌上型儀表及便攜式儀表 ? 電子醫療儀表 (血壓計、血糖計、血脂計、心電機等) ? 運動器材(跑步機、搖擺機、、等等之器材) ? 汽車行車記錄器，稅控機 ? 電子系統參數設定 ( 溫度控制、行程控制等等之設備) ? CNC 自動化設備 ( 程序存取設定) ??數據采集 5． 聯系方式 聯系人：肖武 電話：13728690655 地址：深圳市南山區高新中四道30號龍泰利大廈304
標簽： UDisk-ReadWrite
上傳時間： 2013-07-07
上傳用戶：2467478207
高精度慣性加速度計能夠實現實時位移檢測，在當今民用和軍用系統如汽車電子、工業控制、消費電子、衛星火箭和導彈等中間具有廣泛的需求。在高精度慣性加速度計中，特別需要穩定的低噪聲高靈敏度接口電路。事實上，隨著傳感器性能的不斷提高，接口電路將成為限制整個系統的主要因素。 本論文在分析差動電容式傳感器工作原理的基礎上，設計了針對電容式加速度計的全差分開環低噪聲接口電路。前端電路檢測傳感器電容的變化，通過積分放大，產生正比于電容波動的電壓信號。 本論文采用開關電容電路結構，使得對寄生不敏感，信號靈敏度高，容易與傳感器單片集成。為了得到微重力加速度性能，設計電容式位移傳感接口電路時，重點研究了噪聲問題和系統建模問題。仔細分析了開環傳感器中的不同噪聲源，并對其中的一些進行了仿真驗證。建立了接口電路寄生電容和寄生電阻模型。 為了更好的提高分辨率，降低噪聲的影響如放大器失調、1/f噪聲、電荷注入、時鐘饋通和KT/C噪聲，本論文采用了相關雙采樣技術（CDS）。為了限制接口電路噪聲特別是熱噪聲，著重設計考慮了前置低噪聲放大器的設計及優化。由于時鐘一直導通，特別設計了低功耗弛豫振蕩器，振蕩頻率為1．5M。為了減小傳感器充電基準電壓噪聲，采用兩級核心基準結構設計了高精度基準，電源抑制比高達90dB。 TSMC 0．18μm工藝中的3．3v電壓和模型，本論文進行了spectre仿真。 關鍵詞：MEMS；電容式加速度計；接口電路；低噪聲放大器；開環檢測
上傳時間： 2013-05-23
上傳用戶：hphh
由于下一代微處理器的工作電壓越來越低，所需電流越來越大，現有的5V、12V輸入的電壓調節模塊（VRM）已經不能滿足它的要求了，因此把VRM的輸入母線電壓提高到48V是必然的趨勢。這樣做能夠減小輸入電流從而使得母線損耗減小，有利于效率提高，同時可以大大減小輸入濾波器體積。 本課題首先分析了VRM的發展現狀和常用拓撲，以及未來的發展趨勢，并在此基礎上介紹了級聯式流饋推挽DC/DC變換器的概念。接著，具體分析了Buck與推挽級聯式流饋DC/DC變換器、雙通道交錯并聯型Buck與推挽級聯式流饋DC/DC變換器的原理和工作過程。再接著，分別介紹了Buck與推挽級聯式流饋DC/DC變換器、雙通道交錯并聯型Buck與推挽級聯式流饋DC/DC變換器及其控制同路的建模和設計方法，并給出設計實例。最后，分別用這兩種拓撲結構制作了兩臺48V輸入、3．3v/10A輸出的樣機，并對兩者進行了一定的實驗比較研究，以驗證設計的有效性。
上傳時間： 2013-07-29
上傳用戶：gxrui1991
現場可編程門陣列(FPGA，Field Programmable Gate Array)是可編程邏輯器件的一種，它的出現是隨著微電子技術的發展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中?，F在，FPGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內部進行邏輯功能的實現并把結果輸出給外部電路，并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路?？傮w而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現，該課題是成都華微電子系統有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊；同時針對以前設計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發轉換電路，與單端標準比較，LVDS具有很多優點： (1)LVDS傳輸的信號擺幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數據傳輸。 (2)LVDS信號擺幅小，從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內變化，也就是說LVDS允許收發兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3v混合工藝，輔助Xilinx公司FPGA開發軟件ISE，設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應性的優點、可選的特性和考慮到被文件描述的硬件結構特征，這些特點可以改進和簡化系統級的設計，為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數按照用戶手冊描述進行仿真驗證，性能參數已達到預期標準。
上傳時間： 2013-05-15
上傳用戶：shawvi
可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐，它有諸多功能：芯片與芯片在數據上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉換，對外圍芯片的驅動，完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設計方法，依據可配置端口電路能實現的功能和工作原理，運用Cadence的設計軟件，結合華潤上華0.5μm的工藝庫，設計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設計的端口電路可以通過配置將它設置成單沿或者雙沿的觸發方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設計的要求。 2.基于TAP Controller的工作原理及它對16種狀態機轉換的控制，對16種狀態機的轉換完成了行為級描述和實現了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發器級聯的構架這一特點，設計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數據實現異或、同或、與以及或的功能，為此本文采用二次函數輸出的電路結構來實現以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3v和5V，為此根據設置不同的上、下MOS管尺寸來調整電路的中點電壓，將端口電路設計成3.3v和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內，具有三態控制和驅動大負載的功能。通過對管子尺寸的大小設置和驅動大小的仿真表明：在實現TTL高電平輸出時，最大的驅動電流達到170mA，而對應的xilinx4006e的TTL高電平最大驅動電流為140mA[8]；同樣，在實現CMOS高電平最大驅動電流達到200mA,而xilinx4006e的CMOS驅動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設計的端口電路增加了雙沿觸發、將輸出數據實現二次函數的輸出方式、通過添加譯碼器將配置端口的數目減少的新的功能，且驅動能力更加強大。
上傳時間： 2013-07-20
上傳用戶：頂得柱
TPS3510/1 能使個人計算機開關式電源系統的外部組件最小化TPS3510/1 提供保護電路電壓指示器初始保護輸出FPO 和PSON 控制過壓保護OVP 監視3.3v,3v 和12V
上傳時間： 2013-04-24
上傳用戶：wangchong
TI DSP的發展同集成電路的發展一樣,新的DSP都是3.3v的,但目前還有許多外圍電路是5V的,因此在DSP系統中,經常有5V和3.3v的DSP混接問題。在這些系統中,應注意： 1)DSP輸出給5V
上傳時間： 2013-07-19
上傳用戶：wkchong
性價比超高的U盤讀寫模塊-PB375A PB375A是一個傻瓜化、簡單化的U盤讀寫解決方案。您無需了解繁瑣USB HOST底層協議和FAT文件系統，只需要將您的系統mcu與模塊通過SPI或者UART通信，操作幾個簡單命令，便可完成讀寫創建刪除文件等等功能，讓您的系統非常簡單快速的增加U盤讀寫功能。該解決方案是目前國內性價比最高的解決方案?？梢愿鶕男枨筇峁┬酒蛘吣K，為您不斷壓縮成本，占領市場先機。 基本不需要占用單片機系統的存儲空間，最少只需要幾個字節的RAM 和幾百字節的代碼。 價格 :相比51MCU+SL811/CH375方案有著極其強的價格優勢 功能：新建、刪除、讀寫數據，打開關閉文件 檢測U盤是否存在，滿足單片機及嵌入式系統讀寫操作U盤的要求。 技術特征 # ● 用于嵌入式系統/單片機讀寫U 盤、閃盤、閃存盤、USB 移動硬盤、USB 讀卡器等。 ● 支持符合USB 相關規范基于Bulk-Only 傳輸協議的各種U 盤/閃存盤/外置硬盤。 ● 支持文件系統FAT12 和FAT16 及FAT32 ● 文件操作功能：新建、刪除、讀寫數據，打開關閉文件等。 ● SPI接口，支持3.3v電平 ● 單芯片解決方案，該模塊只需要一個主控芯片外加少量的電容電阻便可，相對于51MCU+SL811/CH375的模塊，無論模塊尺寸還是成本都有著極大的優勢。 ● 模塊尺寸：31mm*36mm ● 該模塊可根據要求進行定制 # 豐富的例程代碼幫助您更好的開發 # 更多詳情請查看資料或與我們聯系
上傳時間： 2013-04-24
上傳用戶：安首宏A
ISD4004系列工作電壓3v
上傳時間： 2013-07-27
上傳用戶：changeboy
