我采用XC4VSX35或XC4VLX25 FPGA來(lái)連接DDR2 SODIMM和元件。SODIMM內(nèi)存條選用MT16HTS51264HY-667(4GB),分立器件選用8片MT47H512M8。設(shè)計(jì)目標(biāo):當(dāng)客戶使用內(nèi)存條時(shí),8片分立器件不焊接;當(dāng)使用直接貼片分立內(nèi)存顆粒時(shí),SODIMM內(nèi)存條不安裝。請(qǐng)問(wèn)專家:1、在設(shè)計(jì)中,先用Xilinx MIG工具生成DDR2的Core后,管腳約束文件是否還可更改?若能更改,則必須要滿足什么條件下更改?生成的約束文件中,ADDR,data之間是否能調(diào)換? 2、對(duì)DDR2數(shù)據(jù)、地址和控制線路的匹配要注意些什么?通過(guò)兩只100歐的電阻分別連接到1.8V和GND進(jìn)行匹配 和 通過(guò)一只49.9歐的電阻連接到0.9V進(jìn)行匹配,哪種匹配方式更好? 3、V4中,PCB LayOut時(shí),DDR2線路阻抗單端為50歐,差分為100歐?Hyperlynx仿真時(shí),那些參數(shù)必須要達(dá)到那些指標(biāo)DDR2-667才能正常工作? 4、 若使用DDR2-667的SODIMM內(nèi)存條,能否降速使用?比如降速到DDR2-400或更低頻率使用? 5、板卡上有SODIMM的插座,又有8片內(nèi)存顆粒,則物理上兩部分是連在一起的,若實(shí)際使用時(shí),只安裝內(nèi)存條或只安裝8片內(nèi)存顆粒,是否會(huì)造成信號(hào)完成性的影響?若有影響,如何控制? 6、SODIMM內(nèi)存條(max:4GB)能否和8片分立器件(max:4GB)組合同時(shí)使用,構(gòu)成一個(gè)(max:8GB)的DDR2單元?若能,則布線阻抗和FPGA的DCI如何控制?地址和控制線的TOP圖應(yīng)該怎樣? 7、DDR2和FPGA(VREF pin)的參考電壓0.9V的實(shí)際工作電流有多大?工作時(shí)候,DDR2芯片是否很燙,一般如何考慮散熱? 8、由于多層板疊層的問(wèn)題,可能頂層和中間層的銅箔不一樣后,中間的夾層后度不一樣時(shí),也可能造成阻抗的不同。請(qǐng)教DDR2-667的SODIMM在8層板上的推進(jìn)疊層?
標(biāo)簽:
FPGA
DDR2
連接
問(wèn)題討論
上傳時(shí)間:
2013-10-12
上傳用戶:han_zh