LM2576 DC-DC降壓型電源轉(zhuǎn)換器設(shè)計，固定輸出5V或12V電路圖及PCB尺寸
標(biāo)簽： lm2576 電源轉(zhuǎn)換器
上傳時間： 2022-07-27
上傳用戶：
EE13變壓器PCB封裝，5V電源插座PCB封裝
上傳時間： 2022-07-28
上傳用戶：jason_vip1
從 ADC0804 的通道 IN+輸入 0－5V 之間的模擬量，通過 ADC0804 轉(zhuǎn)換成數(shù)字 量在數(shù)碼管上以十進(jìn)制形成顯示出來。
上傳時間： 2013-04-24
上傳用戶：huyanju
用兩個按鍵通過單片機(jī)控制 DAC0832 的輸出，使 OUT 端可以輸出 0—5V 的幅 值，頻率為1KHZ的鋸齒波和三角波兩種波形。通上電源后；按下INT1則輸出
上傳時間： 2013-07-03
上傳用戶：coolloo
電流互感器是電力系統(tǒng)中最重要的高壓設(shè)備之一。它被廣泛應(yīng)用于繼電保護(hù)、系統(tǒng)監(jiān)測、電力系統(tǒng)分析之中，關(guān)系到電力系統(tǒng)的安全性與可靠性。隨著電力系統(tǒng)向高電壓、大容量和數(shù)字化方向的發(fā)展，傳統(tǒng)的電磁式電流互感器很難滿足電力系統(tǒng)發(fā)展的進(jìn)一步要求。因此，研究基于計算機(jī)技術(shù)、現(xiàn)代通信技術(shù)及數(shù)字處理技術(shù)的以電子式電流互感器(ECT)為代表的、新型的高精度電流互感器成了大勢所趨。在電子式電流互感器的應(yīng)用研究中，ECT高壓側(cè)的電源問題是關(guān)鍵技術(shù)之一。 本文對國內(nèi)外電子式電流互感器發(fā)展的現(xiàn)狀進(jìn)行了描述，并對已有的電子式電流互感器的高壓側(cè)供能方式進(jìn)行了總結(jié)。論文根據(jù)本課題組所研究的電子式電流互感器的特點，對電子式電流互感器的高壓側(cè)供能系統(tǒng)的設(shè)計進(jìn)行了研究，提出一種將兩種供能方式結(jié)合使用的組合電源，并設(shè)計了這兩種電源之間的切換方法。 本文首先設(shè)計了一種應(yīng)用于高壓電子式電流互感器的數(shù)字化激光電源，包括大功率激光器的驅(qū)動電路、基于16位低功耗單片機(jī)MSP430的過流保護(hù)電路和恒溫控制電路、輸入電路、顯示電路、以及高壓側(cè)變換電路。其供能部分由低電位側(cè)的大功率激光光源產(chǎn)生激光輸出，經(jīng)光纖將激光能量傳輸?shù)竭_(dá)高電位側(cè)的光電池，再由光電池進(jìn)行光功率到電功率的光電變換后，形成滿足光電電流互感器傳感頭部分所需的電壓輸出。實驗結(jié)果表明，該電源可以提供穩(wěn)定的6V電壓，其功率不少于300mW。 本文又設(shè)計了了一種應(yīng)用于高壓側(cè)電子裝置中的CT電源方案：通過一個特制的電流互感器(CT)，直接從高壓側(cè)一次母線電流獲取電能，憑借在CT和整流橋之間串聯(lián)的一個電感，大大降低了施加在整流橋上的的感應(yīng)電壓并限制了CT的輸出電流，起到了穩(wěn)定電壓和保護(hù)后續(xù)電路的作用。實驗結(jié)果表明，該電源能輸出穩(wěn)定的5V直流電壓，紋波不超過25mV。 最后，本文提出了一種將兩種供能方式結(jié)合使用的組合電源，并設(shè)計了這兩種電源之間的切換方法，解決了取電CT電源的死區(qū)問題，延長了激光器的使用壽命。
上傳時間： 2013-06-05
上傳用戶：chuandalong
由于下一代微處理器的工作電壓越來越低，所需電流越來越大，現(xiàn)有的5V、12V輸入的電壓調(diào)節(jié)模塊（VRM）已經(jīng)不能滿足它的要求了，因此把VRM的輸入母線電壓提高到48V是必然的趨勢。這樣做能夠減小輸入電流從而使得母線損耗減小，有利于效率提高，同時可以大大減小輸入濾波器體積。 本課題首先分析了VRM的發(fā)展現(xiàn)狀和常用拓?fù)洌约拔磥淼陌l(fā)展趨勢，并在此基礎(chǔ)上介紹了級聯(lián)式流饋推挽DC/DC變換器的概念。接著，具體分析了Buck與推挽級聯(lián)式流饋DC/DC變換器、雙通道交錯并聯(lián)型Buck與推挽級聯(lián)式流饋DC/DC變換器的原理和工作過程。再接著，分別介紹了Buck與推挽級聯(lián)式流饋DC/DC變換器、雙通道交錯并聯(lián)型Buck與推挽級聯(lián)式流饋DC/DC變換器及其控制同路的建模和設(shè)計方法，并給出設(shè)計實例。最后，分別用這兩種拓?fù)浣Y(jié)構(gòu)制作了兩臺48V輸入、3．3V/10A輸出的樣機(jī)，并對兩者進(jìn)行了一定的實驗比較研究，以驗證設(shè)計的有效性。
上傳時間： 2013-07-29
上傳用戶：gxrui1991
實用的RS232隔離電路-本電路是串口對外線隔離電路，采用5V隔離電源和光耦電路，簡潔實用。經(jīng)國家檢測部門試驗，本電路對浪涌、電瞬變脈沖、抗靜電等試驗EMI干擾有很好的效果。
上傳時間： 2013-05-30
上傳用戶：qoovoop
單片機(jī)課程設(shè)計：采用51系列單片機(jī)和ADC設(shè)計一個數(shù)字電壓表，輸入為0～5V線性模擬信號，輸出通過LED顯示，要求顯示兩位小數(shù)。
標(biāo)簽： 數(shù)字電壓表
上傳時間： 2013-04-24
上傳用戶：快樂的小糗糗
現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨立承擔(dān)。系統(tǒng)設(shè)計師們更愿意自己設(shè)計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計周期盡可能短，最好是在實驗室里就能設(shè)計出合適的ASIC芯片，并且立即投入實際應(yīng)用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運用于通信領(lǐng)域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內(nèi)部進(jìn)行邏輯功能的實現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進(jìn)行配置來支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過不同編程來配置實現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標(biāo)準(zhǔn)的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計和實現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設(shè)計出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊；同時針對以前設(shè)計的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點，要求新的電路模塊中擴(kuò)展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路，與單端標(biāo)準(zhǔn)比較，LVDS具有很多優(yōu)點： (1)LVDS傳輸?shù)男盘枖[幅小，從而功耗低，一般差分線上電流不超過4mA，負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設(shè)計完成了可以用于Virtex系列各低端型號FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標(biāo)準(zhǔn)，其中包括單端標(biāo)準(zhǔn)，也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點可以改進(jìn)和簡化系統(tǒng)級的設(shè)計，為最終的產(chǎn)品設(shè)計和生產(chǎn)打下基礎(chǔ)。設(shè)計中對包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶手冊描述進(jìn)行仿真驗證，性能參數(shù)已達(dá)到預(yù)期標(biāo)準(zhǔn)。
標(biāo)簽： FPGA 標(biāo)準(zhǔn) 可編程
上傳時間： 2013-05-15
上傳用戶：shawvi
可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉(zhuǎn)換，對外圍芯片的驅(qū)動，完成對芯片的測試功能以及對芯片電路保護(hù)等。 本文采用了自頂向下和自下向上的設(shè)計方法，依據(jù)可配置端口電路能實現(xiàn)的功能和工作原理，運用Cadence的設(shè)計軟件，結(jié)合華潤上華0.5μm的工藝庫，設(shè)計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內(nèi)容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設(shè)計的端口電路可以通過配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設(shè)計的要求。 2.基于TAP Controller的工作原理及它對16種狀態(tài)機(jī)轉(zhuǎn)換的控制，對16種狀態(tài)機(jī)的轉(zhuǎn)換完成了行為級描述和實現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發(fā)器級聯(lián)的構(gòu)架這一特點，設(shè)計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進(jìn)行了功能和時序的仿真。達(dá)到對芯片電路測試設(shè)計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數(shù)據(jù)實現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來實現(xiàn)以上的功能，并運用Verilog XL和Hspiee對它進(jìn)行了功能和時序的仿真。滿足設(shè)計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設(shè)置不同的上、下MOS管尺寸來調(diào)整電路的中點電壓，將端口電路設(shè)計成3.3V和5V兼容的電路，通過仿真性能上已完全達(dá)到這一要求。此外，在輸入端口處加上擴(kuò)散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動大負(fù)載的功能。通過對管子尺寸的大小設(shè)置和驅(qū)動大小的仿真表明：在實現(xiàn)TTL高電平輸出時，最大的驅(qū)動電流達(dá)到170mA，而對應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動電流為140mA[8]；同樣，在實現(xiàn)CMOS高電平最大驅(qū)動電流達(dá)到200mA,而xilinx4006e的CMOS驅(qū)動電流達(dá)到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設(shè)計的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實現(xiàn)二次函數(shù)的輸出方式、通過添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動能力更加強大。
上傳時間： 2013-07-20
上傳用戶：頂?shù)弥?/p>
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
