源代碼\用動(dòng)態(tài)規(guī)劃算法計(jì)算序列關(guān)系個(gè)數(shù) 用關(guān)系"<"和"="將3個(gè)數(shù)a，b，c依次序排列時(shí)，有13種不同的序列關(guān)系： a=b=c,a=b<c,a<b=v,a<b<c,a<c<b a=c<b,b<a=c,b<a<c,b<c<a,b=c<a c<a=b,c<a<b,c<b<a 若要將n個(gè)數(shù)依序列，設(shè)計(jì)一個(gè)動(dòng)態(tài)規(guī)劃算法，計(jì)算出有多少種不同的序列關(guān)系， 要求算法只占用O(n),只耗時(shí)O(n*n).
標(biāo)簽： lt 源代碼 動(dòng)態(tài)規(guī)劃 序列
上傳時(shí)間： 2013-12-26
上傳用戶：siguazgb
The government of a small but important country has decided that the alphabet needs to be streamlined and reordered. Uppercase letters will be eliminated. They will issue a royal decree in the form of a String of B and A characters. The first character in the decree specifies whether a must come ( B )Before b in the new alphabet or ( A )After b . The second character determines the relative placement of b and c , etc. So, for example, "BAA" means that a must come Before b , b must come After c , and c must come After d . Any letters beyond these requirements are to be excluded, so if the decree specifies k comparisons then the new alphabet will contain the first k+1 lowercase letters of the current alphabet. Create a class Alphabet that contains the method choices that takes the decree as input and returns the number of possible new alphabets that conform to the decree. If more than 1,000,000,000 are possible, return -1. Definition
標(biāo)簽： government streamline important alphabet
上傳時(shí)間： 2015-06-09
上傳用戶：weixiao99
We have a group of N items (represented by integers from 1 to N), and we know that there is some total order defined for these items. You may assume that no two elements will be equal (for all a, b: a<b or b<a). However, it is expensive to compare two items. Your task is to make a number of comparisons, and then output the sorted order. The cost of determining if a < b is given by the bth integer of element a of costs (space delimited), which is the same as the ath integer of element b. Naturally, you will be judged on the total cost of the comparisons you make before outputting the sorted order. If your order is incorrect, you will receive a 0. Otherwise, your score will be opt/cost, where opt is the best cost anyone has achieved and cost is the total cost of the comparisons you make (so your score for a test case will be between 0 and 1). Your score for the problem will simply be the sum of your scores for the individual test cases.
標(biāo)簽： represented integers group items
上傳時(shí)間： 2016-01-17
上傳用戶：jeffery
單純形法算法,int K,M,N,Q=100,Type,Get,Let,Et,Code[50],XB[50],IA,IAA[50],Indexg,Indexl,Indexe float Sum,A[50][50],B[50],C[50]
標(biāo)簽： 50 Indexg Indexe Indexl
上傳時(shí)間： 2013-12-22
上傳用戶：頂?shù)弥?/p>
簡單設(shè)計(jì)拔河游戲機(jī)包含六個(gè)模塊 1. 按鍵模塊：定義輸入輸出及按鍵模塊。 2. 按鍵消抖模塊：給每個(gè)按鍵兩個(gè)狀態(tài)，保證按鍵產(chǎn)生的信號(hào)可以消除抖動(dòng)穩(wěn)定，給所定按鍵兩個(gè)狀態(tài)，一個(gè)前狀態(tài)，一個(gè)后狀態(tài)，當(dāng)時(shí)鐘時(shí)鐘的脈沖沿來臨時(shí)，將按鍵狀態(tài)賦值給前狀態(tài)，設(shè)置定時(shí)器，當(dāng)計(jì)數(shù)計(jì)滿后，前狀態(tài)值賦給后狀態(tài)，按鍵輸出值為前狀態(tài)和后狀態(tài)的取反的并。 3. 時(shí)鐘分頻模塊：將Basys3的100M系統(tǒng)時(shí)鐘分頻成為周期為10ms，100Hz頻率 4. 比較模塊：由分頻后的時(shí)鐘信號(hào)模塊控制按鍵信號(hào)模塊，之后進(jìn)入比較模塊，若A的脈沖數(shù)大于B，則Led向A代表方向移動(dòng)，反之則向B代表方向移動(dòng)，若相等則不動(dòng)。由Led的位置決定使能端的開啟與關(guān)閉，若移動(dòng)至A或B的頂端，則使能端控制Led無法再移動(dòng)。除此還要設(shè)計(jì)計(jì)數(shù)器并可以顯示在數(shù)碼管上記下獲勝者的盤數(shù)。 5. LED移動(dòng)模塊：在選定一定的時(shí)間周期內(nèi)，檢測按鍵A與按鍵B的產(chǎn)生的脈沖個(gè)數(shù)，進(jìn)行比較，若A的脈沖數(shù)量大于B，則Led向A方向移動(dòng)，反之則向B方向移動(dòng)，若相等則不動(dòng)。 6. 譯碼模塊：將得到的信號(hào)t轉(zhuǎn)化為Led的顯示，最后賦值給Led輸出端口,并且由數(shù)碼管顯示勝利的一方 。
標(biāo)簽： verilog
上傳時(shí)間： 2020-05-19
上傳用戶：lzj007
LED燈封裝Altium Designer AD PCB封裝庫2D3D元件庫文件PCB Library : LED.PcbLibDate : 2020/12/29Time : 16:50:29Component Count : 49Component Name-----------------------------------------------LED 1W/3WLED 1W/3W-WLED 3mm-2PLED 3MM-BLED 3MM-GLED 3MM-RLED 3MM-WLED 3MM-YLED 3MM-YCLED 5MM-BLED 5MM-GLED 5MM-RLED 5MM-WLED 5MM-YLED 5MM-YCLED 0603-RGLED 0603BLED 0603GLED 0603RLED 0603WLED 0603YLED 0805BLED 0805GLED 0805RLED 0805WLED 0805YLED 1206BLED 1206GLED 1206RLED 1206WLED 1206YLED 3528-2PinLED 3528-4PinLED 5050LED 5630LED 5730-VLED F234-BLED F234-GLED F234-RLED F234-WLED F234-YLED F257-BLED F257-GLED F257-RLED F257-WLED F257-YLED SH-5MM-WLED SH-8MMLED SH-8MM-W
標(biāo)簽： led 封裝 altium designer pcb
上傳時(shí)間： 2022-03-11
上傳用戶：
HX711是一款專為高精度電子秤而設(shè)計(jì)的24位A/D轉(zhuǎn)換器芯片。與同類型其它芯片相比，該芯片集成了包括穩(wěn)壓電源、片內(nèi)時(shí)鐘振蕩器等其它同類型芯片所需要的外圍電路，具有集成度高、響應(yīng)速度快、抗干擾性強(qiáng)等優(yōu)點(diǎn)。降低了電子秤的整機(jī)成本，提高了整機(jī)的性能和可靠性。該芯片與后端MCU 芯片的接口和編程非常簡單，所有控制信號(hào)由管腳驅(qū)動(dòng)，無需對(duì)芯片內(nèi)部的寄存器編程。輸入選擇開關(guān)可任意選取通道A 或通道B，與其內(nèi)部的低噪聲可編程放大器相連。通道A 的可編程增益為128 或64，對(duì)應(yīng)的滿額度差分輸入信號(hào)幅值分別為±20mV或±40mV。通道B 則為固定的64 增益，用于系統(tǒng)參數(shù)檢測。芯片內(nèi)提供的穩(wěn)壓電源可以直接向外部傳感器和芯片內(nèi)的A/D 轉(zhuǎn)換器提供電源，系統(tǒng)板上無需另外的模擬電源。芯片內(nèi)的時(shí)鐘振蕩器不需要任何外接器件。上電自動(dòng)復(fù)位功能簡化了開機(jī)的初始化過程。
標(biāo)簽： hx711 A/D轉(zhuǎn)換器
上傳時(shí)間： 2022-07-24
上傳用戶：
隨著電子技術(shù)和EDA技術(shù)的發(fā)展,大規(guī)?？删幊踢壿嬈骷LD(Programmable Logic Device)、現(xiàn)場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規(guī)模集成電路芯片,實(shí)現(xiàn)計(jì)算機(jī)可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規(guī)模PLD或FPGA的計(jì)算機(jī)接口電路不僅具有集成度高、體積小和功耗低等優(yōu)點(diǎn),而且還具有獨(dú)特的用戶可編程能力,從而實(shí)現(xiàn)計(jì)算機(jī)系統(tǒng)的功能重構(gòu).該課題以Altera公司FPGA(FLEX10K)系列產(chǎn)品為載體,在MAX+PLUSⅡ開發(fā)環(huán)境下采用VHDL語言,設(shè)計(jì)并實(shí)現(xiàn)了計(jì)算機(jī)可編程并行接芯片8255的功能.設(shè)計(jì)采用VHDL的結(jié)構(gòu)描述風(fēng)格,依據(jù)芯片功能將系統(tǒng)劃分為內(nèi)核和外圍邏輯兩大模塊,其中內(nèi)核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個(gè)底層模塊采用RTL(Registers Transfer Language)級(jí)描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測試,完成了計(jì)算機(jī)可編程并行接芯片8255的功能.
標(biāo)簽： FPGA 計(jì)算機(jī) 可編程 外圍接口
上傳時(shí)間： 2013-06-08
上傳用戶：asddsd
為了克服傳統(tǒng)功率MOS 導(dǎo)通電阻與擊穿電壓之間的矛盾,提出了一種新的理想器件結(jié)構(gòu),稱為超級(jí)結(jié)器件或Cool2MOS ,CoolMOS 由一系列的P 型和N 型半導(dǎo)體薄層交替排列組成。在截止態(tài)時(shí),由于p 型和n 型層中的耗盡區(qū)電場產(chǎn)生相互補(bǔ)償效應(yīng),使p 型和n 型層的摻雜濃度可以做的很高而不會(huì)引起器件擊穿電壓的下降。導(dǎo)通時(shí),這種高濃度的摻雜使器件的導(dǎo)通電阻明顯降低。由于CoolMOS 的這種獨(dú)特器件結(jié)構(gòu),使它的電性能優(yōu)于傳統(tǒng)功率MOS。本文對(duì)CoolMOS 導(dǎo)通電阻與擊穿電壓關(guān)系的理論計(jì)算表明,對(duì)CoolMOS 橫向器件: Ron ·A = C ·V 2B ,對(duì)縱向器件: Ron ·A = C ·V B ,與縱向DMOS 導(dǎo)通電阻與擊穿電壓之間Ron ·A = C ·V 2. 5B 的關(guān)系相比,CoolMOS 的導(dǎo)通電阻降低了約兩個(gè)數(shù)量級(jí)。
標(biāo)簽： CoolMOS VDMOS 導(dǎo)通電阻 分
上傳時(shí)間： 2013-10-21
上傳用戶：1427796291
特點(diǎn)(FEATURES) 精確度0.1%滿刻度 (Accuracy 0.1%F.S.) 可作各式數(shù)學(xué)演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 類比輸出功能(16 bit DAC isolating analog output function) 輸入/輸出1/輸出2絕緣耐壓2仟伏特/1分鐘(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 寬范圍交直流兩用電源設(shè)計(jì)(Wide input range for auxiliary power) 尺寸小,穩(wěn)定性高(Dimension small and High stability)
標(biāo)簽： 微電腦 數(shù)學(xué)演算 輸出 隔離傳送器
上傳時(shí)間： 2013-11-24
上傳用戶：541657925
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
