<li id="euomc"></li> 隨著電子技術(shù)和EDA技術(shù)的發(fā)展,大規(guī)模可編程邏輯器件PLD(Programmable Logic Device)、現(xiàn)場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規(guī)模集成電路芯片,實現(xiàn)計算機可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規(guī)模PLD或FPGA的計算機接口電路不僅具有集成度高、體積小和功耗低等優(yōu)點,而且還具有獨特的用戶可編程能力,從而實現(xiàn)計算機系統(tǒng)的功能重構(gòu).該課題以Altera公司FPGA(FLEX10K)系列產(chǎn)品為載體,在MAX+PLUSⅡ開發(fā)環(huán)境下采用VHDL語言,設(shè)計并實現(xiàn)了計算機可編程并行接芯片8255的功能.設(shè)計采用VHDL的結(jié)構(gòu)描述風(fēng)格,依據(jù)芯片功能將系統(tǒng)劃分為內(nèi)核和外圍邏輯兩大模塊,其中內(nèi)核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個底層模塊采用RTL(Registers Transfer Language)級描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測試,完成了計算機可編程并行接芯片8255的功能.
上傳時間： 2013-06-08
上傳用戶：asddsd
為了克服傳統(tǒng)功率MOS 導(dǎo)通電阻與擊穿電壓之間的矛盾,提出了一種新的理想器件結(jié)構(gòu),稱為超級結(jié)器件或Cool2MOS ,CoolMOS 由一系列的P 型和N 型半導(dǎo)體薄層交替排列組成。在截止態(tài)時,由于p 型和n 型層中的耗盡區(qū)電場產(chǎn)生相互補償效應(yīng),使p 型和n 型層的摻雜濃度可以做的很高而不會引起器件擊穿電壓的下降。導(dǎo)通時,這種高濃度的摻雜使器件的導(dǎo)通電阻明顯降低。由于CoolMOS 的這種獨特器件結(jié)構(gòu),使它的電性能優(yōu)于傳統(tǒng)功率MOS。本文對CoolMOS 導(dǎo)通電阻與擊穿電壓關(guān)系的理論計算表明,對CoolMOS 橫向器件: Ron ·A = C ·V 2B ,對縱向器件: Ron ·A = C ·V B ,與縱向DMOS 導(dǎo)通電阻與擊穿電壓之間Ron ·A = C ·V 2. 5B 的關(guān)系相比,CoolMOS 的導(dǎo)通電阻降低了約兩個數(shù)量級。
標(biāo)簽： CoolMOS VDMOS 導(dǎo)通電阻 分
上傳時間： 2013-10-21
上傳用戶：1427796291
TLC2543是TI公司的12位串行模數(shù)轉(zhuǎn)換器，使用開關(guān)電容逐次逼近技術(shù)完成A/D轉(zhuǎn)換過程。由于是串行輸入結(jié)構(gòu)，能夠節(jié)省51系列單片機I/O資源；且價格適中，分辨率較高，因此在儀器儀表中有較為廣泛的應(yīng)用。 TLC2543的特點 （1）12位分辯率A/D轉(zhuǎn)換器； （2）在工作溫度范圍內(nèi)10μs轉(zhuǎn)換時間； （3）11個模擬輸入通道； （4）3路內(nèi)置自測試方式； （5）采樣率為66kbps； （6）線性誤差±1LSBmax； （7）有轉(zhuǎn)換結(jié)束輸出EOC； （8）具有單、雙極性輸出； （9）可編程的MSB或LSB前導(dǎo)； （10）可編程輸出數(shù)據(jù)長度。 TLC2543的引腳排列及說明 TLC2543有兩種封裝形式：DB、DW或N封裝以及FN封裝，這兩種封裝的引腳排列如圖1，引腳說明見表1 TLC2543電路圖和程序欣賞 #include<reg52.h> #include<intrins.h> #define uchar unsigned char #define uint unsigned int sbit clock=P1^0; sbit d_in=P1^1; sbit d_out=P1^2; sbit _cs=P1^3; uchar a1,b1,c1,d1; float sum,sum1; double sum_final1; double sum_final; uchar duan[]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f}; uchar wei[]={0xf7,0xfb,0xfd,0xfe}; void delay(unsigned char b) //50us { unsigned char a; for(;b>0;b--) for(a=22;a>0;a--); } void display(uchar a,uchar b,uchar c,uchar d) { P0=duan[a]|0x80; P2=wei[0]; delay(5); P2=0xff; P0=duan[b]; P2=wei[1]; delay(5); P2=0xff; P0=duan[c]; P2=wei[2]; delay(5); P2=0xff; P0=duan[d]; P2=wei[3]; delay(5); P2=0xff; } uint read(uchar port) { uchar i,al=0,ah=0; unsigned long ad; clock=0; _cs=0; port<<=4; for(i=0;i<4;i++) { d_in=port&0x80; clock=1; clock=0; port<<=1; } d_in=0; for(i=0;i<8;i++) { clock=1; clock=0; } _cs=1; delay(5); _cs=0; for(i=0;i<4;i++) { clock=1; ah<<=1; if(d_out)ah|=0x01; clock=0; } for(i=0;i<8;i++) { clock=1; al<<=1; if(d_out) al|=0x01; clock=0; } _cs=1; ad=(uint)ah; ad<<=8; ad|=al; return(ad); } void main() { uchar j; sum=0;sum1=0; sum_final=0; sum_final1=0; while(1) { for(j=0;j<128;j++) { sum1+=read(1); display(a1,b1,c1,d1); } sum=sum1/128; sum1=0; sum_final1=(sum/4095)*5; sum_final=sum_final1*1000; a1=(int)sum_final/1000; b1=(int)sum_final%1000/100; c1=(int)sum_final%1000%100/10; d1=(int)sum_final%10; display(a1,b1,c1,d1); } }
上傳時間： 2013-11-19
上傳用戶：shen1230
#include<iom16v.h> #include<macros.h> #define uint unsigned int #define uchar unsigned char uint a,b,c,d=0; void delay(c) { for for(a=0;a<c;a++) for(b=0;b<12;b++); }; uchar tab[]={ 0xc0,0xf9,0xa4,0xb0,0x99,0x92,0x82,0xf8,0x80,0x90,
上傳時間： 2013-10-21
上傳用戶：13788529953
The PCA9549 provides eight bits of high speed TTL-compatible bus switching controlledby the I2C-bus. The low ON-state resistance of the switch allows connections to be madewith minimal propagation delay. Any individual A to B channel or combination of channelscan be selected via the I2C-bus, determined by the contents of the programmable Controlregister. When the I2C-bus bit is HIGH (logic 1), the switch is on and data can flow fromPort A to Port B, or vice versa. When the I2C-bus bit is LOW (logic 0), the switch is open,creating a high-impedance state between the two ports, which stops the data flow.An active LOW reset input (RESET) allows the PCA9549 to recover from a situationwhere the I2C-bus is stuck in a LOW state. Pulling the RESET pin LOW resets the I2C-busstate machine and causes all the bits to be open, as does the internal power-on resetfunction.
標(biāo)簽： switch Octal 9549 with
上傳時間： 2014-11-22
上傳用戶：xcy122677
一、實驗?zāi)康模保莆斩〞r/計數(shù)器、輸入/輸出接口電路設(shè)計方法。 ２．掌握中斷控制編程技術(shù)的方法和應(yīng)用。３．掌握8086匯編語言程序設(shè)計方法。 二、實驗內(nèi)容與要求 微機燈光控制系統(tǒng)主要用于娛樂場所的彩燈控制。系統(tǒng)的彩燈共有12組，在實驗時用12個發(fā)光二極管模擬。1. 基本要求：燈光控制共有8種模式，如12個燈依次點亮；12個燈同時閃爍等八種。系統(tǒng)可以通過鍵盤和顯示屏的人機對話，將8種模式進行任意個數(shù)、任意次序的連接組合。系統(tǒng)不斷重復(fù)執(zhí)行輸入的模式組合，直至鍵盤有任意一個鍵按下，退出燈光控制系統(tǒng)，返回DOS系統(tǒng)。2. 提高要求：音樂彩燈控制系統(tǒng)，根據(jù)音樂的變化控制彩燈的變化，主要有以下幾種：第一種為音樂節(jié)奏控制彩燈，按音樂的節(jié)拍變換彩燈花樣。第二種音律的強弱（信號幅度大小）控制彩燈。強音時，燈的亮度加大，且被點亮的數(shù)目增多。第三種按音調(diào)高低（信號頻率高低）控制彩燈。低音時，某一部分燈點亮；高音時，另一部分點亮。 三、實驗報告要求 １．設(shè)計目的和內(nèi)容 ２．總體設(shè)計 ３．硬件設(shè)計：原理圖（接線圖）及簡要說明 ４．軟件設(shè)計框圖及程序清單５．設(shè)計結(jié)果和體會（包括遇到的問題及解決的方法） 四、設(shè)計原理我們以背景霓虹燈的一種顯示效果為例，介紹控制霓虹燈顯示的基本原理。設(shè)有一排 n 段水平排列的霓虹燈，某種顯示方式為從左到右每0.2 秒逐個點亮。其控制過程如下： 若以“ 1 ”代表霓虹燈點亮，以“ 0 ”代表霓虹燈熄滅，則開始時刻， n 段霓虹燈的控制信號均為“ 0 ”，隨后，控制器將一幀 n 個數(shù)據(jù)送至 n 段霓虹燈的控制端，其中，最左邊的一段霓虹燈對應(yīng)的控制數(shù)據(jù)為“ 1 ”，其余的數(shù)據(jù)均為零，即 1000 … 000 。當(dāng) n 個數(shù)據(jù)送完以后，控制器停止送數(shù)，保留這種狀態(tài)（定時） 0.2 秒，此時，第 1 段霓虹燈被點亮，其余霓虹燈熄滅。隨后，控制器又在極短的時間內(nèi)將數(shù)據(jù) 1100 … 000 送至霓虹燈的控制端，并定時 0.2 秒，這段時間，前兩段霓虹燈被點亮。由于送數(shù)據(jù)的過程很快，我們觀測到的效果是第一段霓虹燈被點亮 0.2 秒后，第 2 段霓虹燈接著被點亮，即每隔 0.2 秒顯示一幀圖樣。如此下去，最后控制器將數(shù)據(jù) 1111 … 111 送至 n 段霓虹燈的控制端，則 n 段霓虹燈被全部點亮。 只要改變送至每段霓虹燈的數(shù)據(jù)，即可改變霓虹燈的顯示方式，顯然，我們可以通過合理地組合數(shù)據(jù)（編程）來得到霓虹燈的不同顯示方式。 五、總體方案論證分析系統(tǒng)設(shè)計思路如下：1) 采集8位開關(guān)輸入信號，若輸入數(shù)據(jù)為0時，將其修改為1。確定輸入的硬件接口電路。采樣輸入開關(guān)量，并存入NUM的軟件程序段。2) 以12個燈依次點亮為例(即燈光控制模式M1)，考慮與其相應(yīng)的燈光顯示代碼數(shù)據(jù)。確定顯示代碼數(shù)據(jù)輸出的接口電路。輸出一個同期顯示代碼的軟件程序段（暫不考慮時隙的延時要求）。3) 應(yīng)用定時中斷服務(wù)和NUM數(shù)據(jù)，實現(xiàn)t＝N×50ms的方法。4) 實現(xiàn)某一種模式燈光顯示控制中12個時隙一個周期，共重復(fù)四次的控制方法。要求在初始化時采樣開關(guān)輸入數(shù)據(jù)NUM，并以此控制每一時隙的延時時間；在每一時隙結(jié)束時，檢查有無鍵按下，若是退出鍵按下，則結(jié)束燈光控制，返回DOS系統(tǒng)，若是其他鍵就返回主菜單，重新輸入控制模式數(shù)據(jù)。5) 通過人機對話，輸入8種燈光顯示控制模式的任意個數(shù)、任意次序連接組合的控制模式數(shù)據(jù)串（以ENTER鍵結(jié)尾）。對輸入的數(shù)據(jù)進行檢查，若數(shù)據(jù)都在1 - 8之間，則存入INBUF；若有錯誤，則通過屏幕顯示輸入錯誤，準(zhǔn)備重新輸入燈光顯示控制模式數(shù)據(jù)。6) 依次讀取INBUF中的控制模式數(shù)據(jù)進行不同模式的燈光顯示控制，在沒有任意鍵按下的情況下，系統(tǒng)從第一個控制模式數(shù)據(jù)開始，順序工作到最后一個控制模式數(shù)據(jù)后，又返回到第一個控制模式數(shù)據(jù)，不斷重復(fù)循環(huán)進行燈光顯示控制。7) 本系統(tǒng)的軟件在總體上有兩部份，即主程序（MAIN）和實時中斷服務(wù)程序（INTT）。討論以功能明確、相互界面分割清晰的軟件程序模塊化設(shè)計方法。即確定有關(guān)功能模塊，并畫出以功能模塊表示的主程序（MAIN）流程框圖和定時中斷服務(wù)程序的流程框圖。 六、硬件電路設(shè)計 以微機實驗平臺和PC機資源為硬件設(shè)計的基礎(chǔ),不需要外加電路。主要利用了以下的資源：1．8255并行口電路8255并行口電路主要負責(zé)數(shù)據(jù)的輸入與輸出，可以輸出數(shù)據(jù)控制發(fā)光二極管的亮滅和讀取乒乓開關(guān)的數(shù)據(jù)。實驗時可以將8255的A口、B口和一組發(fā)光二極管相連，C口和乒乓開關(guān)相連。2．8253定時/計數(shù)器8253定時/計數(shù)器和8259中斷控制器一起實現(xiàn)時隙定時。本設(shè)計的定時就是采用的t＝N×50ms的方法，50ms由8253定時/計數(shù)器的計數(shù)器0控制定時，N是在中斷服務(wù)程序中軟件計時。8253的OUT0接到IRQ2，產(chǎn)生中斷請求信號。8253定時/計數(shù)器定時結(jié)束會發(fā)出中斷信號，進入中斷服務(wù)程序。3．PC機資源本設(shè)計除了利用PC機作為控制器之外，還利用了PC機的鍵盤和顯示器。鍵盤主要是輸入控制模式數(shù)據(jù)，顯示器就是顯示提示信息。 七、軟件設(shè)計 軟件主要分為主程序（MAIN）和中斷服務(wù)程序（INTT），主程序包含系統(tǒng)初始化、讀取乒乓開關(guān)、讀取控制模式數(shù)據(jù)以及按鍵處理等模塊。中斷服務(wù)程序主要是定時時間到后根據(jù)控制模式數(shù)據(jù)點亮相應(yīng)的發(fā)光二極管。1．主程序主程序的程序流程圖如圖1所示。
上傳時間： 2014-04-05
上傳用戶：q986086481
7.1 并行接口概述并行接口和串行接口的結(jié)構(gòu)示意圖并行接口傳輸速率高，一般不要求固定格式，但不適合長距離數(shù)據(jù)傳輸7.2 可編程并行接口芯片82C55 7.2.1 8255的基本功能 8255具有2個獨立的8位I/O口（A口和B口）和2個獨立的4位I/O（C口上半部和C口下半部），提供TTL兼容的并行接口。作為輸入時提供三態(tài)緩沖器功能，作為輸出時提供數(shù)據(jù)鎖存功能。其中，A口具有雙向傳輸功能。8255有3種工作方式，方式0、方式1和方式2，能使用無條件、查詢和中斷等多種數(shù)據(jù)傳送方式完成CPU與I/O設(shè)備之間的數(shù)據(jù)交換。B口和C口的引腳具有達林頓復(fù)合晶體管驅(qū)動能力，在1.5V時輸出1mA電流，適于作輸出端口。C口除用做數(shù)據(jù)口外，當(dāng)8255工作在方式1和方式2時，C口的部分引腳作為固定的聯(lián)絡(luò)信號線。
標(biāo)簽： 并行接口
上傳時間： 2013-10-25
上傳用戶：oooool
并行接口電路：微處理器與I/O設(shè)備進行數(shù)據(jù)傳輸時均需經(jīng)過接口電路實現(xiàn)系統(tǒng)與設(shè)備互連的匹配。并行接口電路中每個信息位有自己的傳輸線，一個數(shù)據(jù)字節(jié)各位可并行傳送，速度快，控制簡單。由于電氣特性的限制，傳輸距離不能太長。8255A是通用的可編程并行接口芯片，功能強，使用靈活。適合一些并行輸入/輸出設(shè)備的使用。8255A并行接口邏輯框圖三個獨立的8位I/O端口,口A、口B、口C。口A有輸入、輸出鎖存器及輸出緩沖器。口B與口C有輸入、輸出緩沖器及輸出鎖存器。在實現(xiàn)高級的傳輸協(xié)議時，口C的8條線分為兩組，每組4條線，分別作為口A與口B在傳輸時的控制信號線。口C的8條線可獨立進行置1/置0的操作。口A、口B、口C及控制字口共占4個設(shè)備號。8255A并行接口的控制字工作模式選擇控制字：口A有三種工作模式，口B有二種工作模式。口C獨立使用時只有一個工作模式，與口A、口B配合使用時，作為控制信號線。三種工作模式命名為：模式0、模式1及模式2。模式 0 為基本I/O端口，模式1為帶選通的I/O端口，模式 2 為帶選通的雙向I/O端口。口A可工作在三種模式下，口B可工作在模式 0與模式 1下，口C可工作在模式0下或作為控制線配合口A、口B工作。
上傳時間： 2013-11-07
上傳用戶：xitai
微機接口技術(shù)試題：《微機接口技術(shù)》模擬試題 一、 選擇題：（每空1分，共20分）1． CPU與外設(shè)之間交換數(shù)據(jù)常采用 、 、 和 四種方式，PC機鍵盤接口采用 傳送方式。 ⒉ 當(dāng)進行DMA方式下的寫操作時，數(shù)據(jù)是從 傳送到 __中。 ⒊ PC總線、ISA總線和EISA總線的地址線分別為： 、 和 根。 ⒋ 8254定時/計數(shù)器內(nèi)部有 個端口、共有 種工作方式。 ⒌8255的A1和A0引腳分別連接在地址總線的A1和A0，當(dāng)命令端口的口地址為317H時，則A口、B口、C口的口地址分別為 、 、 。 ⒍ PC微機中最大的中斷號是 、最小的中斷號是 。 ⒎PC微機中鍵盤是從8255的 口得到按鍵數(shù)據(jù)。 ⒏ 串行通信中傳輸線上即傳輸_________，又傳輸_________。 二、選擇題：（每題2分，共10分）⒈ 設(shè)串行異步通信每幀數(shù)據(jù)格式有8個數(shù)據(jù)位、無校驗、一個停止位，若波特率為9600B/S，該方式每秒最多能傳送（ ）個字符。 ① 1200 ② 150 ③ 960 ④ 120 2．輸出指令在I/O接口總線上產(chǎn)生正確的命令順序是（ ）。① 先發(fā)地址碼，再發(fā)讀命令，最后讀數(shù)據(jù)。② 先發(fā)讀命令、再發(fā)地址碼，最后讀數(shù)據(jù)。③ 先送地址碼，再送數(shù)據(jù)，最后發(fā)寫命令。④ 先送地址碼，再發(fā)寫命令、最后送數(shù)據(jù)。3 使用8254設(shè)計定時器，當(dāng)輸入頻率為1MHZ并輸出頻率為100HZ時，該定時器的計數(shù)初值為（ ）。 ① 100 ② 1000 ③ 10000 ④ 其它 4 在PC機中5號中斷，它的中斷向地址是（ ）。 ① 0000H：0005H ② 0000H：0010H ③ 0000H：0014H ④ 0000H：0020H 5． 四片8259級聯(lián)時可提供的中斷請求總數(shù)為（ ）。 ① 29個 ② 30個 ③ 31個 ④ 32個 6． 下述總線中，組內(nèi)都是外設(shè)串行總線為（ ）組。① RS-485、IDE、ISA。② RS-485、IEEE1394、USB。③ RS-485、PCI、IEEE1394。④ USB、SCSI、RS-232。 7. DMA在（ ）接管總線的控制權(quán)。① 申請階段 ② 響應(yīng)階段 ③ 數(shù)據(jù)傳送階段 ④ 結(jié)束階段 8. 中斷服務(wù)程序入口地址是（ ）。 ① 中斷向量表的指針 ② 中斷向量 ③ 中斷向量表 ④ 中斷號
上傳時間： 2013-11-16
上傳用戶：xiaoxiang
當(dāng)一個VI A.vi在VI B.vi 中使用，就稱A.vi為B.vi的子VI，B.vi為A.vi的主VI。子VI 相當(dāng)于文本編程語言中的子程序。 在主VI的程序框圖中雙擊子VI的圖標(biāo)時，將出現(xiàn)該子VI 的前面板和程序框圖。在前面板窗口和程序框圖窗口的右上角可以看到該VI 的圖標(biāo)。該圖標(biāo)與將VI放置在程序框圖中時所顯示的圖標(biāo)相同。
標(biāo)簽：
上傳時間： 2013-10-31
上傳用戶：jisujeke
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
