PCI(Peripheral Component Interconnect)總線以其高性能、低成本、開放性、獨(dú)立于處理器、軟件透明等眾多優(yōu)點(diǎn)成為當(dāng)今最流行的計(jì)算機(jī)局部總線。在嵌入式系統(tǒng)領(lǐng)域中，許多IP都是基于PCI總線設(shè)計(jì)的。本文闡述一種以ARM9作為CPU的嵌入式系統(tǒng)的PCI北橋設(shè)計(jì)與驗(yàn)證。 首先介紹基于ARM的嵌入式系統(tǒng)結(jié)構(gòu)，并深入研究PCI2.2總線行為規(guī)范。在此基礎(chǔ)上提出一種基于ARM處理器的PCI總線北橋的設(shè)計(jì)方案，整個(gè)設(shè)計(jì)主要分為主設(shè)備接口模塊，目標(biāo)設(shè)備接口模塊，配置寄存器模塊和集成總線仲裁器三大部分。對于主設(shè)備接口模塊和目標(biāo)設(shè)備接口模塊，論文主要從數(shù)據(jù)通路和控制路徑的實(shí)現(xiàn)兩方面進(jìn)行闡述。對于集成的總線仲裁器，設(shè)計(jì)采用兩優(yōu)先級的循環(huán)優(yōu)先算法，通過一組設(shè)備編號寄存器實(shí)現(xiàn)了PCI總線上的仲裁，此外，論文對跨時(shí)鐘域的信號同步和PCI配置寄存器也作了較為詳細(xì)的描述，最終采用自頂向下的方法實(shí)現(xiàn)了整個(gè)設(shè)計(jì)。 在驗(yàn)證部分，引入了基于平臺的驗(yàn)證思路，通過搭建驗(yàn)證平臺，可以高效地實(shí)現(xiàn)驗(yàn)證。論文重點(diǎn)討論了驗(yàn)證平臺的搭建和行為模型的建立，并介紹了一種命令總線，通過打包各個(gè)驗(yàn)證點(diǎn)控制驗(yàn)證流程。此外，為提高驗(yàn)證的自動化程度，論文對驗(yàn)證所使用的腳本也進(jìn)行了描述。通過此驗(yàn)證平臺和腳本，提高了整個(gè)驗(yàn)證系統(tǒng)的可移植性和可重用性。 論文最終完成了PCI北橋的RTL級的功能描述，并使用仿真軟件完成對設(shè)計(jì)的仿真驗(yàn)證。設(shè)計(jì)通過驗(yàn)證并成功實(shí)現(xiàn)在基于ARM的集成處理器，達(dá)到預(yù)定的功能設(shè)計(jì)要求，并具有良好的性能，最后對后續(xù)開發(fā)進(jìn)行了探討。
上傳時(shí)間： 2013-05-22
上傳用戶：uuuuuuu
視頻監(jiān)控系統(tǒng)是一種先進(jìn)的、防范能力強(qiáng)的綜合系統(tǒng)。它通過遙控?cái)z像機(jī)及其輔助設(shè)備(鏡頭、云臺等)直接觀看被監(jiān)控場所的一切情況，同時(shí)可以把監(jiān)控場所的圖像內(nèi)容傳送到監(jiān)控中心，進(jìn)行實(shí)時(shí)遠(yuǎn)程監(jiān)控。隨著計(jì)算機(jī)、網(wǎng)絡(luò)以及圖像處理、傳輸技術(shù)的迅猛發(fā)展，視頻監(jiān)控技術(shù)也得到飛速發(fā)展，視頻監(jiān)控進(jìn)入了全數(shù)字化的網(wǎng)絡(luò)時(shí)代，傳統(tǒng)的模擬視頻監(jiān)控系統(tǒng)和基于PC機(jī)的數(shù)字視頻監(jiān)控系統(tǒng)已不能滿足現(xiàn)代社會發(fā)展的需要，基于嵌入式技術(shù)的網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)成為視頻監(jiān)控系統(tǒng)發(fā)展的新趨勢，具有廣闊的應(yīng)用前景和實(shí)用價(jià)值。 本文在總結(jié)分析前人研究成果的基礎(chǔ)上，深入系統(tǒng)地研究了基于ARM和Linux的嵌入式系統(tǒng)開發(fā)技術(shù)，給出了基于ARM的嵌入式視頻服務(wù)器的總體設(shè)計(jì)方案和功能規(guī)劃，包括硬件結(jié)構(gòu)和軟件結(jié)構(gòu)，基于B/S(Browser/Server)服務(wù)機(jī)制的客戶端軟件設(shè)計(jì)大大降低了客戶端的軟硬件要求。然后，介紹了嵌入式Linux交叉編譯環(huán)境的搭建和嵌入式軟件的開發(fā)過程，通過BootLoader的配置燒寫和Linux內(nèi)核的移植編譯，搭建了嵌入式視頻服務(wù)器運(yùn)行開發(fā)的軟件平臺。最后詳細(xì)分析了嵌入式視頻服務(wù)器軟件部分各個(gè)功能模塊的設(shè)計(jì)思路及其關(guān)鍵代碼實(shí)現(xiàn)，用Liflux vide04linux APIs實(shí)現(xiàn)了視頻圖像的采集，視頻數(shù)據(jù)網(wǎng)絡(luò)傳輸采用了基于UDP協(xié)議的IP組播方式，而視頻圖像顯示模塊則采用了自行設(shè)計(jì)實(shí)現(xiàn)的基于IPicture COM接口的ActiveX控件，便于維護(hù)、更新和升級。 本文設(shè)計(jì)的基于ARM的嵌入式視頻服務(wù)器安裝設(shè)置方便，遠(yuǎn)程客戶端用戶通過IE瀏覽器可直接訪問服務(wù)器，實(shí)時(shí)視頻圖像傳輸流暢，無明顯抖動，具有良好的穩(wěn)定性、較高的性價(jià)比和一定的實(shí)用價(jià)值。
上傳時(shí)間： 2013-05-19
上傳用戶：彭玖華
本論文采用TOP-DOWN設(shè)計(jì)方法對PCI總線接口控制器的設(shè)計(jì)與實(shí)現(xiàn)進(jìn)行了研究,對PCI總線協(xié)議做了比較深刻的理解和分析.本論文以PCI總線接口控制器的設(shè)計(jì)和實(shí)現(xiàn)為線索,闡述了PCI總線接口控制器設(shè)計(jì)、仿真及綜合、驗(yàn)證的各個(gè)步驟,以及PCI板卡驅(qū)動程序的編寫和調(diào)試.作為PCI接口控制器下一步發(fā)展的前瞻性研究,還介紹PCI接口控制器DMA傳輸方式的實(shí)現(xiàn)思路及功能模塊劃分.在本論文的研究中,重點(diǎn)分析了PCI總線接口控制器的設(shè)計(jì)、對PCI總線協(xié)議的分析理解是進(jìn)行PCI總線接口控制器設(shè)計(jì)的前提,而對PCI總線接口控制器的功能分析和結(jié)構(gòu)劃分是設(shè)計(jì)的關(guān)鍵.本論文在對PCI總線接口控制器的功能分析和結(jié)構(gòu)分析的基礎(chǔ)上,對PCI總線接口控制器的整體設(shè)計(jì)和子模塊的劃分和實(shí)現(xiàn)進(jìn)行了詳細(xì)的分析闡述.通過本論文的研究,完成了PCI總線接口控制器的設(shè)計(jì),并且通過編寫測試激勵(lì)程序完成了功能仿真,以及布局布線后的時(shí)序仿真,并設(shè)計(jì)了PCB實(shí)驗(yàn)板進(jìn)行了測試,證明所實(shí)現(xiàn)的PCI接口控制器完成了要求的功能.
上傳時(shí)間： 2013-04-24
上傳用戶：stvnash
8255內(nèi)部包括三個(gè)并行數(shù)據(jù)輸入/輸出端口，兩個(gè)工作方式控制電路，一個(gè)讀/寫控制邏輯電路和8位總線緩沖器。各部分功能概括如下： （1）端口A、B、CA口：是一個(gè)8位數(shù)據(jù)輸
標(biāo)簽： 8255 數(shù)據(jù)手冊
上傳時(shí)間： 2013-05-21
上傳用戶：隱界最新
射頻識別技術(shù)(RFID)是一種通過電磁耦合方式工作的無線識別系統(tǒng)，具有保密性強(qiáng)、無接觸式信息傳遞等特點(diǎn)，目前廣泛應(yīng)用于物流、公共交通、門禁控制等與人們生活密切相關(guān)的方方面面。 本論文的目的是開發(fā)出一款讀卡終端設(shè)備，支持IS014443標(biāo)準(zhǔn)中規(guī)定的TypeA、Type B兩種類型的卡，具有高級擴(kuò)展功能，也可以在硬件基礎(chǔ)上進(jìn)行增減，以適應(yīng)不同場合的需要。 讀卡器設(shè)計(jì)中采用嵌入式芯片為處理核心，讀卡功能采用射頻讀卡芯片實(shí)現(xiàn)。讀卡器終端具有網(wǎng)絡(luò)接口、USB接口和觸摸屏接口。軟件上采用移植嵌入式系統(tǒng)并添加任務(wù)的模式實(shí)現(xiàn)讀卡器的各功能。通過對軟硬件的調(diào)試實(shí)現(xiàn)了RYID讀卡器原理樣機(jī)的硬件與軟件平臺構(gòu)律。
上傳時(shí)間： 2013-06-12
上傳用戶：450976175
該文進(jìn)行的設(shè)計(jì)作為數(shù)控系統(tǒng)大課題中的一個(gè)子課題,主要研究利用PCI總線來實(shí)現(xiàn)對外圍IO的操作,硬件上包括設(shè)計(jì)一塊PCI接口卡并測試通過,軟件上實(shí)現(xiàn)了PCI接口卡在Linux下的驅(qū)動和用軟PLC來實(shí)現(xiàn)對外圍IO的操作.該文在比較幾種微機(jī)總線的基礎(chǔ)上,為了實(shí)現(xiàn)數(shù)控系統(tǒng)高速、高精度、低功耗的要求,采用PCI總線進(jìn)行設(shè)計(jì).隨著可編程邏輯器件的發(fā)展,為在一片PLD芯片內(nèi)實(shí)現(xiàn)復(fù)雜的邏輯控制提供了條件.該文在綜合比較開發(fā)PCI卡的幾種方法的基礎(chǔ)上,選擇了使用FPGA來實(shí)現(xiàn)PCI接口卡設(shè)計(jì).用VHDL語言對FPGA編程,采用模塊化的設(shè)計(jì)方法進(jìn)行設(shè)計(jì),用狀態(tài)機(jī)來控制PCI邏輯的時(shí)序.設(shè)計(jì)首先在EDA軟件上仿真通過后,制作成PCI板卡并在現(xiàn)場調(diào)試通過.為方便所設(shè)計(jì)的PCI卡在數(shù)控系統(tǒng)及其它系統(tǒng)中應(yīng)用,該文設(shè)計(jì)了PCI卡在Linux下的設(shè)備驅(qū)動程序,主要包括設(shè)備的注冊與注銷、與Linux內(nèi)核的接口、相關(guān)的入口函數(shù)、驅(qū)動程序的編碼、編譯、加載與卸載等,并編寫了相應(yīng)的測試代碼,在Linux環(huán)境下調(diào)試通過.為了解決數(shù)控系統(tǒng)中PLC的應(yīng)用問題,該文還設(shè)計(jì)了PCI卡在軟PLC中的應(yīng)用.采用的軟PLC軟件是Linux下的MatPLC軟件.在詳細(xì)討論MatPLC工作原理的基礎(chǔ)上,設(shè)計(jì)了一個(gè)輸入模塊、一個(gè)輸出模塊和一個(gè)MatPLC配置文件.輸入模塊通過驅(qū)動程序從PCI卡中讀取數(shù)據(jù),傳送到MatPLC內(nèi)核的全局變量中,輸出模塊從內(nèi)核全局變量讀取數(shù)據(jù)并進(jìn)行邏輯運(yùn)算,再輸出到PCI卡.將他們編譯通過,并進(jìn)行測試,最終實(shí)現(xiàn)軟PLC對外圍IO端口的讀寫.該論文受到廣東省科技攻關(guān)項(xiàng)目[2002A1040402]、廣東省科技攻關(guān)項(xiàng)目[2003C101002]、廣州市重大科技攻關(guān)計(jì)劃[2002Z1-D0051]的資助.
標(biāo)簽： FPGA PCI 接口設(shè)計(jì)
上傳時(shí)間： 2013-07-18
上傳用戶：szchen2006
隨著電信數(shù)據(jù)傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當(dāng)前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當(dāng)大的投資且建設(shè)工期長,無法滿足特定客戶對高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個(gè)單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個(gè)或者多個(gè)低速數(shù)據(jù)鏈路上進(jìn)行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計(jì)方案,使用四個(gè)E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調(diào)整機(jī)制,可以動態(tài)添加或刪除某條E1鏈路,實(shí)現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實(shí)現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實(shí)現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時(shí)隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進(jìn)行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實(shí)現(xiàn)多路數(shù)據(jù)的對齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個(gè)數(shù)字電路采用Verilog硬件描述語言設(shè)計(jì),通過前仿真和后仿真的驗(yàn)證.以30萬門的FPGA器件作為硬件實(shí)現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動調(diào)整電路的布局,降低關(guān)鍵路徑延時(shí),最終滿足設(shè)計(jì)要求.
標(biāo)簽： FPGA 多路 傳輸 片的設(shè)計(jì)
上傳時(shí)間： 2013-07-16
上傳用戶：asdkin
隨著電子技術(shù)和EDA技術(shù)的發(fā)展,大規(guī)模可編程邏輯器件PLD(Programmable Logic Device)、現(xiàn)場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規(guī)模集成電路芯片,實(shí)現(xiàn)計(jì)算機(jī)可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規(guī)模PLD或FPGA的計(jì)算機(jī)接口電路不僅具有集成度高、體積小和功耗低等優(yōu)點(diǎn),而且還具有獨(dú)特的用戶可編程能力,從而實(shí)現(xiàn)計(jì)算機(jī)系統(tǒng)的功能重構(gòu).該課題以Altera公司FPGA(FLEX10K)系列產(chǎn)品為載體,在MAX+PLUSⅡ開發(fā)環(huán)境下采用VHDL語言,設(shè)計(jì)并實(shí)現(xiàn)了計(jì)算機(jī)可編程并行接芯片8255的功能.設(shè)計(jì)采用VHDL的結(jié)構(gòu)描述風(fēng)格,依據(jù)芯片功能將系統(tǒng)劃分為內(nèi)核和外圍邏輯兩大模塊,其中內(nèi)核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個(gè)底層模塊采用RTL(Registers Transfer Language)級描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測試,完成了計(jì)算機(jī)可編程并行接芯片8255的功能.
標(biāo)簽： FPGA 計(jì)算機(jī) 可編程 外圍接口
上傳時(shí)間： 2013-06-08
上傳用戶：asddsd
隨著星載電子系統(tǒng)復(fù)雜度、小型化需求的提高，SoC已經(jīng)成為應(yīng)對未來星載電子系統(tǒng)設(shè)計(jì)需求的解決途徑。為了簡化設(shè)計(jì)流程并且提高部件的可重用性，在目前的SoC設(shè)計(jì)中引入了稱之為平臺的體系結(jié)構(gòu)模板，用它來描述采用已有的標(biāo)準(zhǔn)核來開發(fā)SoC的方法。在星載電子系統(tǒng)中常用部件的分類設(shè)計(jì)，最終建立一個(gè)包括多種功能部件，互連部件和處理部件的設(shè)計(jì)平臺，從而有效的提高星載電子系統(tǒng)的設(shè)計(jì)能力。在當(dāng)前NASA和ESA的空間應(yīng)用中，PCI總線廣泛作為背板總線和局部總線，有鑒于此，本研究選擇PCI總線作為星載電子系統(tǒng)設(shè)計(jì)平臺要提供的一個(gè)互連部件對其進(jìn)行設(shè)計(jì)。 針對這一需求，本論文采用自項(xiàng)向下的設(shè)計(jì)方法對PCI總線從設(shè)備控制器的設(shè)計(jì)與實(shí)現(xiàn)進(jìn)行了研究，對PCI總線協(xié)議做了深刻的分析，完成了PCI總線目標(biāo)設(shè)備控制器的設(shè)計(jì)，采用Verilog HDL對其進(jìn)行了RTL級的描述。 在該課題的研究中，采用了目前集成電路設(shè)計(jì)中常見的自頂向下設(shè)計(jì)方法，使用硬件描述語言Verilog HDL對其進(jìn)行描述，重點(diǎn)分析了PCI總線設(shè)備控制器的設(shè)計(jì)。以PCI總線協(xié)議的分析和理解為基礎(chǔ)，對PCI總線設(shè)備控制器進(jìn)行了功能分析和結(jié)構(gòu)劃分。根據(jù)PCI總線設(shè)備控制器的功能和結(jié)構(gòu)劃分，對PCI總線目標(biāo)設(shè)備控制器的設(shè)計(jì)思路和各個(gè)子模塊電路的設(shè)計(jì)和實(shí)現(xiàn)進(jìn)行了詳細(xì)的分析闡述，并且通過編寫測試激勵(lì)程序完成了功能仿真。應(yīng)用FPGA作為物理驗(yàn)證和實(shí)現(xiàn)載體，進(jìn)行了面向FPGA的電路綜合，進(jìn)行了布局布線后的時(shí)序仿真，證明所實(shí)現(xiàn)的PCI目標(biāo)設(shè)備控制器符合基本功能要求，在以上基礎(chǔ)上完成了PCI目標(biāo)設(shè)備控制器的FPGA實(shí)現(xiàn)。通過這整個(gè)論文的工作，按照設(shè)計(jì)、仿真、綜合驗(yàn)證及布局布線的步驟，完成了PCI總線目標(biāo)設(shè)備控制器IP軟核的設(shè)計(jì)。
標(biāo)簽： FPGA PCI 設(shè)備 控制器
上傳時(shí)間： 2013-06-07
上傳用戶：tccc
本論文利用FPGA可編程邏輯器件和硬件描述語言Verilog，采用自頂向下的設(shè)計(jì)方法，開發(fā)了一款基于PCI總線的高速數(shù)據(jù)采集卡。本數(shù)據(jù)采集系統(tǒng)中，采用PLX公司生產(chǎn)的PLX9080作為PCI總線接口芯片。用4片每片容量為8MB的SDRAM作為數(shù)據(jù)采集的前端和PCI總線的數(shù)據(jù)緩沖。用ALTERA公司生產(chǎn)的Cyclone系列FPGA實(shí)現(xiàn)PCI接口芯片PLX9080的時(shí)序邏輯、對數(shù)據(jù)采集通道的前端控制以及對SDRAM的讀寫控制。 在本論文將重點(diǎn)放在了用硬件描述語言Verilog進(jìn)行FPGA硬件邏輯編程上。本論文按照自頂向下的設(shè)計(jì)方法，詳細(xì)論述了PCI接口轉(zhuǎn)化電路模塊、SDRAM存儲片子讀寫控制電路模塊、FPGA內(nèi)部寄存器讀寫控制電路模塊以及用于RF端的自動增益控制電路AGC模塊的設(shè)計(jì)。
上傳時(shí)間： 2013-04-24
上傳用戶：yhm_all
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
