采用Verilog HDL語言編寫的數字頻率計，被測波形分別為方波、三角波和正弦波；采用6個數碼管顯示結果，三檔量程可調，工程價值很高，
標簽： Verilog HDL 語言 編寫
上傳時間： 2016-03-21
上傳用戶：kr770906
采用Verilog HDL語言編寫的交通燈控制系統，這是一個完整的畢設課題，分別有分頻、顯示譯碼、倒計時和動態顯示驅動模塊，實用價值很高，
上傳用戶：R50974
采用Verilog HDL語言編寫的多功能數字鐘，包括四個功能：時間顯示與設置、秒表、鬧鐘、日期顯示與設置，源代碼對FPGA和CPLD學習者價值很高，
上傳用戶：270189020
采用Verilog HDL語言編寫的實用電梯控制器，這是一個在實驗室里模擬的項目，分為主控制器與分控制器，主控制器完成運行方向、顯示樓層、關開電梯門、與分控制器通訊等功能；分控制器是在每一層的設備，實現顯示電梯當前所在樓層、接收乘客上升下降要求等功能。此代碼對控制類相關的學習者價值很高，
上傳時間： 2014-01-23
上傳用戶：日光微瀾
采用Verilog HDL語言編寫的步進電機位置系統，實現步進電機的定速、加速、減速、定位，且速率和加減速度都能做到連續可調的程序，對控制類相關的學習者價值很高
上傳用戶：aix008
采用Verilog HDL語言編寫的直流電動機控制系統，主要完成直流電動機的速度控制，典型的三閉環(位置、轉速和電流反饋)直流電機控制系統，對控制類相關的學習者價值很高
上傳時間： 2014-01-19
上傳用戶：weiwolkt
這篇文章是關于幾何活動邊界的最經典文獻之一．敘述了由snake到geodesic active contour的理論推導．大家可以一起參考
標簽： geodesic contour active snake
上傳時間： 2014-11-23
上傳用戶：黃華強
Verilog HDL語言的PPT教程。包括簡介、邏輯概念、語法和示例。
標簽： Verilog HDL 語言
上傳時間： 2013-12-08
上傳用戶：liglechongchong
設計CPU方法及流程！VERILOG hdl
標簽： VERILOG CPU hdl 流程
上傳時間： 2016-03-30
上傳用戶：2404
定時鬧鐘.放在active 桌面上的鬧鐘
標簽： active 鬧鐘 定時
上傳時間： 2014-01-25
上傳用戶：zhangyi99104144
蟲蟲下載站版權所有 京ICP備2021023401號-1
