av影院在线免费观看,欧美韩国日本综合,欧美性爽视频

ACtive-HDL

利用EDA工具和硬件描述語言（HDL）

利用EDA工具和硬件描述語言（HDL），根據產品的特定要求設計性能價格比高的片上系統，是目前國際上廣泛使用的方法。與傳統的設計方法不同，在設計開始階段并不一定需要具體的單片微控制器（MCU）和開發系統(仿真器)以及帶有外圍電路的線路板來進行調試，所需要的只是由集成電路制造廠家提供的用HDL描述的MCU核和各種外圍器件的HDL模塊。設計人員在EDA工具提供的虛擬環境下，不但可以編寫和調試匯編程序，也可以用HDL設計、仿真和調試具有自己特色的快速算法電路和接口，并通過綜合和布線工具自動轉換為電路結構，與制造廠家的單元庫、宏庫及硬核對應起來，通過仿真驗證后，即可投片制成專用的片上系統（SOC)集成電路。

標簽： EDA HDL 硬件描述語言

上傳時間： 2015-09-05

上傳用戶：cmc_68289287
verilog HDL 編寫的PWM

verilog HDL 編寫的PWM，是初學CPLD者入門Z資源，epm7128stc100-10

標簽： verilog HDL PWM 編寫

上傳時間： 2015-09-05

上傳用戶：gdgzhym
Verilog HDL硬件描述語言 01簡介.PDF 02HDL指南.PDF 03語言要素.PDF 04表達式.PDF 05門電平模型化.PDF 06用戶定義原語.PDF 07數據流模型

Verilog HDL硬件描述語言 01簡介.PDF 02HDL指南.PDF 03語言要素.PDF 04表達式.PDF 05門電平模型化.PDF 06用戶定義原語.PDF 07數據流模型化.PDF 08行為建模.PDF 09結構建模.PDF 10其它論題.PDF 11驗證.PDF 12建模實例.PDF 13語法參考.PDF

標簽： HDL Verilog 模型

上傳時間： 2013-12-28

上傳用戶：Andy123456
王金明的Verilog HDL程序集合

王金明的Verilog HDL程序集合，包含各個常用的程序

標簽： Verilog HDL 程序

上傳時間： 2013-11-26

上傳用戶：星仔
基于Verilog-HDL的硬件電路的實現 9.1 簡單的可編程單脈沖發生器　　9.1.1 由系統功能描述時序關系　　9.1.2 流程圖的設計　　9.1.3 系統功能描述　　

基于Verilog-HDL的硬件電路的實現 9.1 簡單的可編程單脈沖發生器　　9.1.1 由系統功能描述時序關系　　9.1.2 流程圖的設計　　9.1.3 系統功能描述　　9.1.4 邏輯框圖　　9.1.5 延時模塊的詳細描述及仿真　　9.1.6 功能模塊Verilog-HDL描述的模塊化方法　　9.1.7 輸入檢測模塊的詳細描述及仿真　　9.1.8 計數模塊的詳細描述　　9.1.9 可編程單脈沖發生器的系統仿真　　9.1.10 可編程單脈沖發生器的硬件實現　　9.1.11 關于電路設計中常用的幾個有關名詞

標簽： Verilog-HDL 9.1 功能描述

上傳時間： 2015-09-16

上傳用戶：chfanjiang
基于Verilog-HDL的硬件電路的實現 9.2 具有LCD顯示單元的可編程單脈沖發生器　　9.2.1 LCD顯示單元的工作原理　　9.2.2 顯示邏輯設計的思路與流程　　9.

基于Verilog-HDL的硬件電路的實現 9.2 具有LCD顯示單元的可編程單脈沖發生器　　9.2.1 LCD顯示單元的工作原理　　9.2.2 顯示邏輯設計的思路與流程　　9.2.3 LCD顯示單元的硬件實現　　9.2.4 可編程單脈沖數據的BCD碼化　　9.2.5 task的使用方法　　9.2.6 for循環語句的使用方法　　9.2.7 二進制數轉換BCD碼的硬件實現　　9.2.8 可編程單脈沖發生器與顯示單元的接口　　9.2.9 具有LCD顯示單元的可編程單脈沖發生器的硬件實現　　9.2.10 編譯指令-"文件包含"處理的使用方法

標簽： Verilog-HDL LCD 9.2 顯示單元

上傳時間： 2014-06-23

上傳用戶：xc216
基于Verilog-HDL的硬件電路的實現 9.3 脈沖計數與顯示　　9.3.1 脈沖計數器的工作原理　　9.3.2 計數模塊的設計與實現　　9.3.3 parameter的使用

基于Verilog-HDL的硬件電路的實現 9.3 脈沖計數與顯示　　9.3.1 脈沖計數器的工作原理　　9.3.2 計數模塊的設計與實現　　9.3.3 parameter的使用方法　　9.3.4 repeat循環語句的使用方法　　9.3.5 系統函數$random的使用方法　　9.3.6 脈沖計數器的Verilog-HDL描述　　9.3.7 特定脈沖序列的發生　　9.3.8 脈沖計數器的硬件實現

標簽： Verilog-HDL parameter 9.3 硬件電路

上傳時間： 2013-12-14

上傳用戶：jeffery
基于Verilog-HDL的硬件電路的實現 9.4 脈沖頻率的測量與顯示　　9.4.1 脈沖頻率的測量原理　　9.4.2 頻率計的工作原理　　9.4.3 頻率測量模塊的設計與實現

基于Verilog-HDL的硬件電路的實現 9.4 脈沖頻率的測量與顯示　　9.4.1 脈沖頻率的測量原理　　9.4.2 頻率計的工作原理　　9.4.3 頻率測量模塊的設計與實現　　9.4.4 while循環語句的使用方法　　9.4.5 門控信號發生模塊的設計與實現　　9.4.6 頻率計的Verilog-HDL描述　　9.4.7 頻率計的硬件實現

標簽： Verilog-HDL 9.4 脈沖頻率

上傳時間： 2013-12-01

上傳用戶：frank1234
基于Verilog-HDL的硬件電路的實現 9.5 脈沖周期的測量與顯示　　9.5.1 脈沖周期的測量原理　　9.5.2 周期計的工作原理　　9.5.3 周期測量模塊的設計與實現

基于Verilog-HDL的硬件電路的實現 9.5 脈沖周期的測量與顯示　　9.5.1 脈沖周期的測量原理　　9.5.2 周期計的工作原理　　9.5.3 周期測量模塊的設計與實現　　9.5.4 forever循環語句的使用方法　　9.5.5 disable禁止語句的使用方法　　9.5.6 時標信號發生模塊的設計與實現　　9.5.7 周期計的Verilog-HDL描述　　9.5.8 周期計的硬件實現　　9.5.9 周期測量模塊的設計與實現之二　　　　9.5.10 改進型周期計的Verilog-HDL描述　　9.5.11 改進型周期計的硬件實現　　9.5.12 兩種周期計的對比

標簽： Verilog-HDL 周期 9.5 脈沖

上傳時間： 2015-09-16

上傳用戶：皇族傳媒
基于Verilog-HDL的硬件電路的實現 9.6 脈沖高電平和低電平持續時間的測量與顯示　　9.6.1 脈沖高電平和低電平持續時間測量的工作原理　　9.6.2 高低電平持續時間測量模

基于Verilog-HDL的硬件電路的實現 9.6 脈沖高電平和低電平持續時間的測量與顯示　　9.6.1 脈沖高電平和低電平持續時間測量的工作原理　　9.6.2 高低電平持續時間測量模塊的設計與實現　　9.6.3 改進型高低電平持續時間測量模塊的設計與實現　　9.6.4 begin聲明語句的使用方法　　9.6.5 initial語句和always語句的使用方法　　9.6.6 時標信號發生模塊的設計與實現　　9.6.7 脈沖高低電平持續時間測量的Verilog-HDL描述　　9.6.8 脈沖高低電平持續時間測量的硬件實現

標簽： Verilog-HDL 低電平 9.6 時間測量

上傳時間： 2013-11-30

上傳用戶：chenlong