CPLD/FPGA是目前誚用最為廣泛的兩種可編程專用集成電路（ASIC），特別適合于產品的樣品開發與小批量生產。本書從現代電子系統設計的角度出發，以全球著名的可編程邏輯器件供應商Xilinx公司的產品為背景，系統全面地介紹該公司的CPLD/FPGA產品的結構原理、性能特點、設計方法以及相應的EDA工具軟件，重點介紹CPLD/FPGA在數字系統設計、數字通信與數字信號處理等領域中的應用。\r\n 本書內容新穎、技術先進、由淺入深，既有關于大規?？删庉嬤壿嬈骷南到y論述，又有豐富的設計應用實例。對于從事各類
上傳時間： 2013-09-06
上傳用戶：Maple
緒論 3線性及邏輯器件新產品優先性計算領域4PCI Express®多路復用技術USB、局域網、視頻多路復用技術I2C I/O擴展及LED驅動器RS-232串行接口靜電放電(ESD)保護服務器/存儲10GTL/GTL+至LVTTL轉換PCI Express信號開關多路復用I2C及SMBus接口RS-232接口靜電放電保護消費醫療16電源管理信號調節I2C總線輸入/輸出擴展電平轉換靜電放電保護 手持設備22電平轉換音頻信號路由I2C基帶輸入/輸出擴展可配置小邏輯器件靜電放電保護鍵區控制娛樂燈光顯示USB接口工業自動化31接口——RS-232、USB、RS-485/422繼電器及電機控制保持及控制：I2C I/O擴展信號調節便攜式工業（掌上電腦/掃描儀） 36多路復用USB外設卡接口接口—RS-232、USB、RS-485/422I2C控制靜電放電保護 對于任意外部接口連接器的端口來說，靜電放電的沖擊一直是對器件可靠性的威脅。許多低電壓核心芯片或系統級的特定用途集成電路(ASIC)提供了器件級的人體模型(HBM)靜電放電保護，但無法應付系統級的靜電放電。一個卓越的靜電放電解決方案應該是一個節省空間且經濟高效的解決方案，可保護系統的相互連接免受外部靜電放電的沖擊。
上傳時間： 2013-10-18
上傳用戶：mikesering
LVDS(低壓差分信號)標準ANSI/TIA /E IA26442A22001廣泛應用于許多接口器件和一些ASIC及FPGA中。文中探討了LVDS的特點及其PCB (印制電路板)設計,糾正了某些錯誤認識。應用傳輸線理論分析了單線阻抗、雙線阻抗及LVDS差分阻抗計算方法,給出了計算單線阻抗和差分阻抗的公式,通過實際計算說明了差分阻抗與單線阻抗的區別,并給出了PCB布線時的幾點建議。關鍵詞: LVDS, 阻抗分析, 阻抗計算, PCB設計 LVDS (低壓差分信號)是高速、低電壓、低功率、低噪聲通用I/O接口標準,其低壓擺幅和差分電流輸出模式使EM I (電磁干擾)大大降低。由于信號輸出邊緣變化很快,其信號通路表現為傳輸線特性。因此,在用含有LVDS接口的Xilinx或Altera等公司的FP2GA及其它器件進行PCB (印制電路板)設計時,超高速PCB設計和差分信號理論就顯得特別重要。
上傳時間： 2013-11-19
上傳用戶：水中浮云
eda的發展趨勢： 在一個芯片上完成的系統級的集成已成為可能可編程邏輯器件開始進入傳統的ASIC市場EDA工具和IP核應用更為廣泛高性能的EDA工具得到長足的發展計算機硬件平臺性能大幅度提高，為復雜的SoC設計提供了物理基礎。
上傳時間： 2013-11-05
上傳用戶：Togetherheronce
The MAX14885E, a 2:2 VGA switch, connects a VGA source to a VGA monitor. To ease direct connection to graphics controllers orthe ASIC, the MAX14885E has two supplies: VCC, a 5V ±5% supply, drives the VGA side interface; and the VL supply sets the logicswitching thresholds on the digital input pins (EN, S00, S01, S10, S11, SHA, SHB, SVA, and SVB). This application note documentsthe proper sequencing of the VCC and VL power supplies on power-up.
上傳時間： 2013-10-23
上傳用戶：wuchunzhong
1、設計任務： 設計一個能夠顯示年月日及時分秒的電子時鐘。 2、要 求： 利用單片機芯片AT89C52，和DS1302芯片，使得數碼管7SEG-MP X8-A-BLUE顯示年月日和時間，時間和年月日分開顯示，屏幕顯示時間。 單片機電子時鐘
上傳時間： 2014-11-30
上傳用戶：xianglee
DSP的使用正呈爆炸式發展。OFDM、GPS相關器、FFT、FIR濾波器或H.264之類計算密集型算法在從移動電話到汽車的各種應用中都很常見。設計人員實現DSP有三種選擇：他們可以使用DSP處理器、FPGA或掩膜ASIC。ASIC具有最高的吞吐量、最低的功耗和最低的成本，但其極大的NRE和較長研制周期使其對許多設計而言并不適用。定制ASIC的研制周期可達一年之久，比最終產品的使用壽命都長。FPGA已占居較大的市場份額，因為其能提供比DSP處理器更好的吞吐量，而且沒有ASIC的極大NRE和較長研制周期。 因此，常常將基于ARM的MCU和FPGA結合使用來實現這些設計，其中FPGA實現設計的DSP部分。然而，FPGA也有其自身的不足--最突出的是功耗很高(靜態功耗接近2W)，且性能比ASIC慢。FPGA時鐘用于邏輯執行時通常限制為50MHz，而ASIC可以400MHz或更高頻率執行邏輯。其他缺點還包括在IP載入基于SRAM的FPGA時安全性還不夠理想，成本也較高。盡管FPGA成本已迅速降低，但價格通常在10,000片左右就不再下降，因此仍比較昂貴。 新型可定制Atmel處理器（CAP）MCU具有的門密度、單元成本、性能和功耗接近基于單元的ASIC，而NRE較低且開發時間較快。與基于ARM的非可定制標準產品MCU一樣，不需要單獨的ARM許可。 可定制MCU利用新型金屬可編程單元結構（MPCF）ASIC技術，其門密度介于170K門/mm2與210K門/mm2之間，與基于單元的ASIC相當。例如，實現D觸發器（DFF）的MPCF單元與標準的單元DFF都使用130nm的工藝，所用面積差不多相同。
上傳時間： 2013-10-29
上傳用戶：xymbian
硬件電路設計之主芯片選型 平臺的選擇很多時候和系統選擇的算法是相關的，所以如果要提高架構，平臺的設計能力，得不斷提高自身的算法設計，復雜度評估能力，帶寬分析能力。 常用的主處理器芯片有：單片機，ASIC，RISC(DEC Alpha、ARC、ARM、MIPS、PowerPC、SPARC和SuperH )，DSP和FPGA等，這些處理器的比較在網上有很多的文章，在這里不老生常談了，這里只提1個典型的主處理器選型案例
上傳時間： 2013-11-05
上傳用戶：HGH77P99
M50X系列SAM卡讀寫模塊采用高性能ASIC處理器基站;用戶不必關心射頻基站的復雜控制方法，只需通過簡單的選定UART,IIC等接口發送命令就可以實現對卡片完全的操作。該系列讀寫模塊支持裝有實時卡片操作系統COS的SAM卡片及其兼容卡片。
上傳時間： 2013-11-03
上傳用戶：GeekyGeek
摘 要:簡要介紹了圖像邊緣檢測的基本概念,針對其硬件實現的基本模型進行探討;分析其關鍵算術單元,采用了多種優化措施并引入了流水線的設計方法以滿足高速應用的要求;提出了3種不同的FIR濾波器實現結構;最終完成FPGA和ASIC設計,對不同結構的實現數據進行比較并給出了結論,實現結果表明該設計可以滿足高速系統應用場合。關鍵詞:邊緣檢測;FIR濾波器;流水線設計;超前進位加法;FPGA
上傳時間： 2014-12-27
上傳用戶：xingisme
