提出一種在接收端結(jié)合最大比合并的發(fā)送天線選擇新算法。該算法中，發(fā)送端從N個(gè)可用天線中選擇信道增益最佳的L個(gè)天線，而接收端不進(jìn)行天線選擇并進(jìn)行最大比合并(MRC)。并對(duì)該算法在準(zhǔn)靜態(tài)瑞利衰落信道的成對(duì)差錯(cuò)(PEP)性能進(jìn)行了深入地分析。理論分析和仿真試驗(yàn)證明。盡管發(fā)送端天線選擇對(duì)MIMO系統(tǒng)的分級(jí)階數(shù)會(huì)造成一定程度的損傷，但同不進(jìn)行天線選擇O‘M)相比，應(yīng)用該算法仍能獲得較大的分級(jí)增益，并能明顯提高相同頻譜效率和相同分集階效條件下空時(shí)碼的性能。
上傳時(shí)間： 2013-10-11
上傳用戶：a296386173
買的開(kāi)發(fā)板上帶的52個(gè)應(yīng)用于實(shí)物的程序，希望對(duì)大家有幫助
標(biāo)簽： 單片機(jī)開(kāi)發(fā)板 c語(yǔ)言 程序 源代碼
上傳時(shí)間： 2013-11-04
上傳用戶：xymbian
當(dāng)許多編程人員從事這項(xiàng)工作但又不使用源代碼管理工具時(shí)，源代碼管理幾乎不可能進(jìn)行。Visual SourceSafe是Visual Basic的企業(yè)版配備的一個(gè)工具，不過(guò)這個(gè)工具目的是為了保留一個(gè)內(nèi)部應(yīng)用版本，不向公眾發(fā)布（應(yīng)當(dāng)說(shuō)明的是，M i c r o s o f t并沒(méi)有開(kāi)發(fā)Visual SourceSafe，它是M i c r o s o f t公司買來(lái)的） 。雖然Visual SourceSafe有幫助文本可供參考，但該程序的一般運(yùn)行情況和在生產(chǎn)環(huán)境中安裝 Visual SourceSafe的進(jìn)程都沒(méi)有詳細(xì)的文字說(shuō)明。另外，Visual SourceSafe像大多數(shù)M i c r o s o f t應(yīng)用程序那樣經(jīng)過(guò)了很好的修飾，它包含的許多功能特征和物理特征都不符合 Microsoft Wi n d o w s應(yīng)用程序的標(biāo)準(zhǔn)。例如，Visual SourceSafe的三個(gè)組件之一（Visual SourceSafe Administrator）甚至連F i l e菜單都沒(méi)有。另外，許多程序的菜單項(xiàng)不是放在最合適的菜單上。在程序開(kāi)發(fā)環(huán)境中實(shí)現(xiàn)Visual SourceSafe時(shí)存在的復(fù)雜性，加上它的非標(biāo)準(zhǔn)化外觀和文檔資料的不充分，使得許多人無(wú)法實(shí)現(xiàn)和使用 Visual SourceSafe。許多人甚至沒(méi)有試用 Vi s u a l S o u r c e S a f e的勇氣。我知道許多高水平技術(shù)人員無(wú)法啟動(dòng)Visual SourceSafe并使之運(yùn)行，其中有一位是管理控制系統(tǒng)項(xiàng)目師。盡管如此，Visual SourceSafe仍然不失為一個(gè)很好的工具，如果你花點(diǎn)時(shí)間將它安裝在你的小組工作環(huán)境中，你一定會(huì)為此而感到非常高興。在本章中我并不是為你提供一些指導(dǎo)原則來(lái)幫助你創(chuàng)建更好的代碼，我的目的是告訴你如何使用工具來(lái)大幅度減少管理大型項(xiàng)目和開(kāi)發(fā)小組所需的資源量，這個(gè)工具能夠很容易處理在沒(méi)有某種集成式解決方案情況下幾乎無(wú)法處理的各種問(wèn)題。
上傳時(shí)間： 2013-10-24
上傳用戶：lgd57115700
創(chuàng)新、效能、卓越是ADI公司的文化支柱。作為業(yè)界公認(rèn)的全球領(lǐng)先數(shù)據(jù)轉(zhuǎn)換和信號(hào)調(diào)理技術(shù)領(lǐng)先者，我們除了提供成千上萬(wàn)種產(chǎn)品以外，還開(kāi)發(fā)了全面的設(shè)計(jì)工具，以便客戶在整個(gè)設(shè)計(jì)階段都能輕松快捷地評(píng)估電路。
上傳時(shí)間： 2013-11-25
上傳用戶：kachleen
創(chuàng)新、效能、卓越是ADI公司的文化支柱。作為業(yè)界公認(rèn)的全球領(lǐng)先數(shù)據(jù)轉(zhuǎn)換和信號(hào)調(diào)理技術(shù)領(lǐng)先者，我們除了提供成千上萬(wàn)種產(chǎn)品以外，還開(kāi)發(fā)了全面的設(shè)計(jì)工具，以便客戶在整個(gè)設(shè)計(jì)階段都能輕松快捷地評(píng)估電路。
上傳時(shí)間： 2013-10-18
上傳用戶：cxl274287265
XAPP520將符合2.5V和3.3V I/O標(biāo)準(zhǔn)的7系列FPGA高性能I/O Bank進(jìn)行連接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems
上傳時(shí)間： 2013-11-06
上傳用戶：wentianyou
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計(jì)成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計(jì)方案, 改進(jìn)了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場(chǎng)需求, Xilinx 公司適時(shí)推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級(jí)的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時(shí)鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點(diǎn)到點(diǎn)串行數(shù)據(jù)傳輸, 同時(shí)其可擴(kuò)展的帶寬, 為系統(tǒng)設(shè)計(jì)人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會(huì)導(dǎo)致系統(tǒng)資源的浪費(fèi)。本文提出的設(shè)計(jì)方案可以改進(jìn)Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
標(biāo)簽： Rocket 2.5 高速串行 收發(fā)器
上傳時(shí)間： 2013-10-13
上傳用戶：lml1234lml
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)......... 2 2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用............ 2 3. 基準(zhǔn)點(diǎn) (光學(xué)點(diǎn)) -for SMD:........... 4 4. 標(biāo)記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項(xiàng) (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設(shè)計(jì)............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時(shí)間： 2013-10-29
上傳用戶：1234xhb
Labview:字符串和文件I/O
上傳時(shí)間： 2013-10-13
上傳用戶：wmwai1314
UL標(biāo)準(zhǔn)的燃燒試驗(yàn)
標(biāo)簽： 性能測(cè)試
上傳時(shí)間： 2013-12-02
上傳用戶：mengmeng444425
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
