<button id="oseu4"></button> <li id="oseu4"></li> 此代碼可以實現以下功能 使用wordappalication 組件，代碼如下 啟動Word時用如下代碼： begin try Wordapplication.Connect except MessageDlg(’Word may not be installed’, mtError, [mbOk], 0) Abort end Wordapplication.Visible := True WordApplication.Caption := ’Delphi automation’ end
標簽： wordappalication 代碼
上傳時間： 2014-01-22
上傳用戶：Divine
在實際應用中，編程者往往喜歡程序能自動生成word說明文檔，說明程序運行的狀況或運行的結果；或者程序能提取數據庫的內容生成word表格,使用戶能方便的查看和修改，打印。但是VC++中調用word的確不容易，特別是對word中各種函數的使用，本文以作者的工作經驗詳細介紹一下如何調用word和進行word表格的填寫，有同樣需求的編友也可查看一下MSDN中的Automation Microsoft Office 97 and Microsoft office 2000。
標簽： 實際應用
上傳時間： 2015-04-10
上傳用戶：zhangjinzj
The GRLIB IP Library is an integrated set of reusable IP cores, designed for system-on-chip (SOC) development. The IP cores are centered around the common on-chip bus, and use a coherent method for simulation and synthesis. The library is vendor independent, with support for different CAD tools and target technologies. A unique plug&play method is used to configure and connect the IP cores without the need to modify any global resources.
標簽： system-on-chip integrated designed reusable
上傳時間： 2013-12-20
上傳用戶：小眼睛LSL
操作系統有所耳聞，它是微軟已推出的三種操作系統內核之一，是一種實時操作系統。雖然它是一種實時操作系統，但是從96年發布v1.0到現在，它的主要用途都在民用領域，比如Pocket PC、SmartPhone、Automation。不像VxWorks，應用于航空航天、軍事等領域。現在linux、VxWorks廠商也都看好嵌入式民用市場，激烈競爭在所難免。我看好Windows CE，因為微軟在PC領域實在太強，用戶也早已熟悉了微軟的產品，把PC下的技術移植到嵌入式領域，首先在操作界面方面就占了上風。
標簽： 操作系統
上傳時間： 2013-12-31
上傳用戶：zhengzg
vb內嵌flash應用 Type=Exe Form=frmMain.frm Reference=*\G{00020430-0000-0000-C000-000000000046}#2.0#0#..\..\..\..\WINDOWS\SYSTEM\stdole2.tlb#OLE Automation Object={D27CDB6B-AE6D-11CF-96B8-444553540000}#1.0#0 SWFLASH.OCX Startup="frmMain" ExeName32="FlashTutorial.exe" Command32="" Name="FlashTutorial" HelpContextID="0" CompatibleMode="0" MajorVer=1 MinorVer=0 RevisionVer=0 AutoIncrementVer=0 ServerSupportFiles=0 VersionCompanyName="funky frog systems" CompilationType=0 OptimizationType=0 FavorPentiumPro(tm)=0 CodeViewDebugInfo=0 NoAliasing=0 BoundsCheck=0 OverflowCheck=0 FlPointCheck=0 FDIVCheck=0 UnroundedFP=0 StartMode=0 Unattended=0 Retained=0 ThreadPerObject=0 MaxNumberOfThreads=1
標簽： 0000 000000000046 Reference 00020430
上傳時間： 2014-11-02
上傳用戶：lizhen9880
我們在編寫程序，開發軟件的過程中如果能利用已有的程序的功能，那么可以大大減輕開發過程中程序員的工作量，同時達到事半功倍的效果。例如在工程中，許多軟件需要文字處理功能，雖然MFC提供了一些方法，但是具體實現起來既費事，又有一定的困難，如果我們可以直接使用OFFICE提供的功能，豈不美哉！要實現這一目的，只需要利用微軟的ActiveX Automation技術就可以輕松實現。本例主要講述了自動化的概念，并通過一個操作Word文檔的程序來幫助讀者朋友理解Visual C++編程中如何實現自動化。
上傳時間： 2014-02-22
上傳用戶：xyipie
-- Booth Multiplier -- This file contains all the entity-architectures for a complete -- k-bit x k-bit Booth multiplier. -- the design makes use of the new shift operators available in the VHDL-93 std -- this design passes the Synplify synthesis check -- download from: www.fpga.com.cn & www.pld.com.cn
標簽： entity-architectures Multiplier contains complete
上傳時間： 2015-07-02
上傳用戶：2467478207
波形發生器，帶TESTBENCH， 多平臺 -- the design makes use of the new shift operators available in the VHDL-93 std -- this design passes the Synplify synthesis check -- download from: www.fpga.com.cn & www.pld.com.cn
標簽： 波形發生器
上傳時間： 2014-01-20
上傳用戶：familiarsmile
1)Learn more about the capabilities in Quartus: 2)Learn to use different design entry techniques 2)Design entry methods available within Quartus Text editor,Block diagram/schematic file editor, Quartus interface with design entry/synthesis tools from Exemplar, Synopsys, Synplicity and Viewlogic
標簽： Learn capabilities techniques different
上傳時間： 2014-01-18
上傳用戶：yxgi5
關于FPGA流水線設計的論文 This work investigates the use of very deep pipelines for implementing circuits in FPGAs, where each pipeline stage is limited to a single FPGA logic element (LE). The architecture and VHDL design of a parameterized integer array multiplier is presented and also an IEEE 754 compliant 32-bit floating-point multiplier. We show how to write VHDL cells that implement such approach, and how the array multiplier architecture was adapted. Synthesis and simulation were performed for Altera Apex20KE devices, although the VHDL code should be portable to other devices. For this family, a 16 bit integer multiplier achieves a frequency of 266MHz, while the floating point unit reaches 235MHz, performing 235 MFLOPS in an FPGA. Additional cells are inserted to synchronize data, what imposes significant area penalties. This and other considerations to apply the technique in real designs are also addressed.
標簽： investigates implementing pipelines circuits
上傳時間： 2015-07-26
上傳用戶：CHINA526
<strike id="4yqks"></strike>