booth算法通過移位運(yùn)算代替某些加法運(yùn)算提高乘法器的運(yùn)算速度，是一種補(bǔ)碼乘法的算法。包含乘法器模塊和測(cè)試模塊。
資源簡(jiǎn)介：布斯乘法器的VHDL程序,下載後直接解壓縮複製貼上到你的EDATOOL就可以.
上傳時(shí)間： 2015-05-20
上傳用戶：zycidjl
資源簡(jiǎn)介：該代碼是布斯乘法器代碼，用于了解布斯算法，本人也是初學(xué)者。
上傳時(shí)間： 2017-01-10
上傳用戶：love_stanford
資源簡(jiǎn)介：布斯乘法器的語言描述功能違反外 暗暗達(dá)到
上傳時(shí)間： 2017-05-22
上傳用戶：我干你啊
資源簡(jiǎn)介：booth算法通過移位運(yùn)算代替某些加法運(yùn)算提高乘法器的運(yùn)算速度，是一種補(bǔ)碼乘法的算法。包含乘法器模塊和測(cè)試模塊。
上傳時(shí)間： 2015-12-04
上傳用戶：chriskicker
資源簡(jiǎn)介：布思基四乘法器實(shí)現(xiàn),很好用,快來看,希望對(duì)大家有所幫助.
上傳時(shí)間： 2015-10-12
上傳用戶：lanjisu111
資源簡(jiǎn)介：在精密乘法器設(shè)計(jì)中采用AD630整流放大器:
上傳時(shí)間： 2013-07-10
上傳用戶：zhyiroy
資源簡(jiǎn)介：GF_2_m_域乘法器的快速設(shè)計(jì)及FPGA實(shí)現(xiàn)，對(duì)于rs編翼碼的理解和設(shè)計(jì)有幫助
上傳時(shí)間： 2013-08-16
上傳用戶：tangsiyun
資源簡(jiǎn)介：簡(jiǎn)單介紹了ADI公司推出的新一代高性能模擬乘法器ADL5391的主要特性和工作原理。給出了基于ADL5391的寬帶乘法器的典型應(yīng)用電路，并對(duì)其進(jìn)行了測(cè)試。最后設(shè)計(jì)了基于ADL5391的二倍頻電路，測(cè)試結(jié)果表明該二倍頻電路具有性能穩(wěn)定、工作頻帶寬、測(cè)量精度高、抗干擾...
上傳時(shí)間： 2013-10-25
上傳用戶：FreeSky
資源簡(jiǎn)介：? 定點(diǎn)乘法器設(shè)計(jì)(中文) 運(yùn)算符： + 對(duì)其兩邊的數(shù)據(jù)作加法操作; A + B - 從左邊的數(shù)據(jù)中減去右邊的數(shù)據(jù); A - B - 對(duì)跟在其后的數(shù)據(jù)作取補(bǔ)操作，即用0減去跟在其后的數(shù)據(jù); - B * 對(duì)其兩邊的數(shù)據(jù)作乘法操作; A * B & 對(duì)...
上傳時(shí)間： 2013-12-17
上傳用戶：trepb001
資源簡(jiǎn)介： 模擬乘法器在運(yùn)算電路中的應(yīng)用 8.6.1 乘法運(yùn)算電路 8.6.2 除法運(yùn)算電路 8.6.3 開方運(yùn)算電路
上傳時(shí)間： 2013-10-10
上傳用戶：270189020
資源簡(jiǎn)介：EDA課程設(shè)計(jì)8位十進(jìn)制乘法器。
上傳時(shí)間： 2013-10-17
上傳用戶：牛津鞋
資源簡(jiǎn)介：設(shè)計(jì)了一個(gè)基于FPGA的單精度浮點(diǎn)數(shù)乘法器.設(shè)計(jì)中采用改進(jìn)的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結(jié)構(gòu),并提出對(duì)Wallace樹產(chǎn)生的2個(gè)偽和采用部分相加的方式,提高了乘法器的運(yùn)算速度;加入對(duì)特殊值的處理模塊,完善了乘法器的功能.本設(shè)計(jì)在Altera DE2開發(fā)...
上傳時(shí)間： 2013-10-09
上傳用戶：xjy441694216
資源簡(jiǎn)介：EDA課程設(shè)計(jì)8位十進(jìn)制乘法器。
上傳時(shí)間： 2013-10-09
上傳用戶：ZOULIN58
資源簡(jiǎn)介：設(shè)計(jì)了一個(gè)基于FPGA的單精度浮點(diǎn)數(shù)乘法器.設(shè)計(jì)中采用改進(jìn)的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結(jié)構(gòu),并提出對(duì)Wallace樹產(chǎn)生的2個(gè)偽和采用部分相加的方式,提高了乘法器的運(yùn)算速度;加入對(duì)特殊值的處理模塊,完善了乘法器的功能.本設(shè)計(jì)在Altera DE2開發(fā)...
上傳時(shí)間： 2013-10-13
上傳用戶：yl1140vista
資源簡(jiǎn)介：一個(gè)并行高速乘法器芯片的設(shè)計(jì)與實(shí)現(xiàn)
上傳時(shí)間： 2014-01-08
上傳用戶：蟲蟲蟲蟲蟲蟲
資源簡(jiǎn)介：用C語言實(shí)現(xiàn)的乘法器
上傳時(shí)間： 2013-12-08
上傳用戶：moerwang
資源簡(jiǎn)介：VHDL語言實(shí)現(xiàn)的16位快速乘法器
上傳時(shí)間： 2013-11-30
上傳用戶：yd19890720
資源簡(jiǎn)介：四位乘法器的VHDL源程序
上傳時(shí)間： 2013-12-04
上傳用戶：kristycreasy
資源簡(jiǎn)介：VHDL實(shí)現(xiàn)布斯算法
上傳時(shí)間： 2014-06-17
上傳用戶：cuibaigao
資源簡(jiǎn)介：vhdl編寫的硬件乘法器
上傳時(shí)間： 2014-12-22
上傳用戶：tuilp1a
資源簡(jiǎn)介：乘法器是硬件設(shè)計(jì)中的很常見也很重要的一個(gè)模塊，它的VHDL硬件實(shí)現(xiàn)很好的解決了軟件編程中做乘法速度慢的問題，在實(shí)時(shí)高速系統(tǒng)應(yīng)用中或DSP軟核或數(shù)字信號(hào)處理硬件實(shí)現(xiàn)算法中，經(jīng)常能使用到乘法器，所以經(jīng)典的高速乘法器IP 很有參考價(jià)值
上傳時(shí)間： 2015-03-18
上傳用戶：yimoney
資源簡(jiǎn)介：嵌入式系統(tǒng)的乘法器試驗(yàn)報(bào)告 包括源代碼 用VHDl語言編寫
上傳時(shí)間： 2013-12-26
上傳用戶：wang5829
資源簡(jiǎn)介：自已寫的一個(gè)16X16的乘法器，速度比較慢。初學(xué)者練習(xí)練習(xí)！
上傳時(shí)間： 2015-03-31
上傳用戶：love1314
資源簡(jiǎn)介：8位相 加乘法器，具有高速，占用資源較少的優(yōu)點(diǎn)
上傳時(shí)間： 2014-08-06
上傳用戶：zhangjinzj
資源簡(jiǎn)介：ＭＳＰ４３０Ｆ４４９的硬件乘法器操作IAR Practice code
上傳時(shí)間： 2013-12-17
上傳用戶：1109003457
資源簡(jiǎn)介：這個(gè)例子是講述用VHDL實(shí)現(xiàn)布斯算法，應(yīng)該有點(diǎn)用，是我的研究生師哥給我的。
上傳時(shí)間： 2013-12-19
上傳用戶：hfmm633
資源簡(jiǎn)介：這個(gè)是用vhdl編寫的乘法器,僅僅供大家參考
上傳時(shí)間： 2015-05-06
上傳用戶：我們的船長(zhǎng)
資源簡(jiǎn)介：一種可以完成16位有符號(hào)／無符號(hào)二進(jìn)制數(shù)乘法的乘法器。該乘法器采用了改進(jìn)的Booth算法，簡(jiǎn)化了部分積的符號(hào)擴(kuò)展，采用Wallace樹和超前進(jìn)位加法器來進(jìn)一步提高電路的運(yùn)算速度。本乘法器可以作為嵌入式CPU內(nèi)核的乘法單元，整個(gè)設(shè)計(jì)用VHDL語言實(shí)現(xiàn)。
上傳時(shí)間： 2013-12-23
上傳用戶：skfreeman
資源簡(jiǎn)介：veilog實(shí)現(xiàn)的狀態(tài)機(jī)乘法器.可以參考
上傳時(shí)間： 2013-12-31
上傳用戶：yulg
資源簡(jiǎn)介：該源碼實(shí)現(xiàn)了一個(gè)8*8位的乘法器，在實(shí)現(xiàn)的過程中用到了宏單元
上傳時(shí)間： 2013-12-28
上傳用戶：bakdesec
