booth算法通過移位運算代替某些加法運算提高乘法器的運算速度，是一種補碼乘法的算法。包含乘法器模塊和測試模塊。
資源簡介：布斯乘法器的VHDL程序,下載後直接解壓縮複製貼上到你的EDATOOL就可以.
上傳時間： 2015-05-20
上傳用戶：zycidjl
資源簡介：該代碼是布斯乘法器代碼，用于了解布斯算法，本人也是初學者。
上傳時間： 2017-01-10
上傳用戶：love_stanford
資源簡介：布斯乘法器的語言描述功能違反外 暗暗達到
上傳時間： 2017-05-22
上傳用戶：我干你啊
資源簡介：booth算法通過移位運算代替某些加法運算提高乘法器的運算速度，是一種補碼乘法的算法。包含乘法器模塊和測試模塊。
上傳時間： 2015-12-04
上傳用戶：chriskicker
資源簡介：布思基四乘法器實現,很好用,快來看,希望對大家有所幫助.
上傳時間： 2015-10-12
上傳用戶：lanjisu111
資源簡介：在精密乘法器設計中采用AD630整流放大器:
上傳時間： 2013-07-10
上傳用戶：zhyiroy
資源簡介：GF_2_m_域乘法器的快速設計及FPGA實現，對于rs編翼碼的理解和設計有幫助
上傳時間： 2013-08-16
上傳用戶：tangsiyun
資源簡介：簡單介紹了ADI公司推出的新一代高性能模擬乘法器ADL5391的主要特性和工作原理。給出了基于ADL5391的寬帶乘法器的典型應用電路，并對其進行了測試。最后設計了基于ADL5391的二倍頻電路，測試結果表明該二倍頻電路具有性能穩定、工作頻帶寬、測量精度高、抗干擾...
上傳時間： 2013-10-25
上傳用戶：FreeSky
資源簡介：? 定點乘法器設計(中文) 運算符： + 對其兩邊的數據作加法操作; A + B - 從左邊的數據中減去右邊的數據; A - B - 對跟在其后的數據作取補操作，即用0減去跟在其后的數據; - B * 對其兩邊的數據作乘法操作; A * B & 對...
上傳時間： 2013-12-17
上傳用戶：trepb001
資源簡介： 模擬乘法器在運算電路中的應用 8.6.1 乘法運算電路 8.6.2 除法運算電路 8.6.3 開方運算電路
上傳時間： 2013-10-10
上傳用戶：270189020
資源簡介：EDA課程設計8位十進制乘法器。
上傳時間： 2013-10-17
上傳用戶：牛津鞋
資源簡介：設計了一個基于FPGA的單精度浮點數乘法器.設計中采用改進的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結構,并提出對Wallace樹產生的2個偽和采用部分相加的方式,提高了乘法器的運算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設計在Altera DE2開發...
上傳時間： 2013-10-09
上傳用戶：xjy441694216
資源簡介：EDA課程設計8位十進制乘法器。
上傳時間： 2013-10-09
上傳用戶：ZOULIN58
資源簡介：設計了一個基于FPGA的單精度浮點數乘法器.設計中采用改進的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結構,并提出對Wallace樹產生的2個偽和采用部分相加的方式,提高了乘法器的運算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設計在Altera DE2開發...
上傳時間： 2013-10-13
上傳用戶：yl1140vista
資源簡介：一個并行高速乘法器芯片的設計與實現
上傳時間： 2014-01-08
上傳用戶：蟲蟲蟲蟲蟲蟲
資源簡介：用C語言實現的乘法器
上傳時間： 2013-12-08
上傳用戶：moerwang
資源簡介：VHDL語言實現的16位快速乘法器
上傳時間： 2013-11-30
上傳用戶：yd19890720
資源簡介：四位乘法器的VHDL源程序
上傳時間： 2013-12-04
上傳用戶：kristycreasy
資源簡介：VHDL實現布斯算法
上傳時間： 2014-06-17
上傳用戶：cuibaigao
資源簡介：vhdl編寫的硬件乘法器
上傳時間： 2014-12-22
上傳用戶：tuilp1a
資源簡介：乘法器是硬件設計中的很常見也很重要的一個模塊，它的VHDL硬件實現很好的解決了軟件編程中做乘法速度慢的問題，在實時高速系統應用中或DSP軟核或數字信號處理硬件實現算法中，經常能使用到乘法器，所以經典的高速乘法器IP 很有參考價值
上傳時間： 2015-03-18
上傳用戶：yimoney
資源簡介：嵌入式系統的乘法器試驗報告 包括源代碼 用VHDl語言編寫
上傳時間： 2013-12-26
上傳用戶：wang5829
資源簡介：自已寫的一個16X16的乘法器，速度比較慢。初學者練習練習！
上傳時間： 2015-03-31
上傳用戶：love1314
資源簡介：8位相 加乘法器，具有高速，占用資源較少的優點
上傳時間： 2014-08-06
上傳用戶：zhangjinzj
資源簡介：ＭＳＰ４３０Ｆ４４９的硬件乘法器操作IAR Practice code
上傳時間： 2013-12-17
上傳用戶：1109003457
資源簡介：這個例子是講述用VHDL實現布斯算法，應該有點用，是我的研究生師哥給我的。
上傳時間： 2013-12-19
上傳用戶：hfmm633
資源簡介：這個是用vhdl編寫的乘法器,僅僅供大家參考
上傳時間： 2015-05-06
上傳用戶：我們的船長
資源簡介：一種可以完成16位有符號／無符號二進制數乘法的乘法器。該乘法器采用了改進的Booth算法，簡化了部分積的符號擴展，采用Wallace樹和超前進位加法器來進一步提高電路的運算速度。本乘法器可以作為嵌入式CPU內核的乘法單元，整個設計用VHDL語言實現。
上傳時間： 2013-12-23
上傳用戶：skfreeman
資源簡介：veilog實現的狀態機乘法器.可以參考
上傳時間： 2013-12-31
上傳用戶：yulg
資源簡介：該源碼實現了一個8*8位的乘法器，在實現的過程中用到了宏單元
上傳時間： 2013-12-28
上傳用戶：bakdesec
