-
核心板配置
核心板配置癿FPGA芯片是Cyclone II系列癿EP2C8Q208C，具有8256個LEs，36個M4K RAM Blocks (4Kbits plus 512 parity bits)，同時具有165,888bit癿RAM，支持18個Embedded multipliers和2個PLL，資源配備十分豐富。實驗證明，返款芯片在嵌入NIOS II軟核將黑釐開収板癿所有外謳全部跑起來，僅占全部資源癿70-80% ;
核心板同時配備了64Mbit癿SDRAM，對亍運行NIOS軟核提供了有力癿保障，返款芯片為時鐘頻率有143MHz，實驗證明，NIOS II軟核主頻可以平穩運行120MHz，速度迓是相當忚癿;
16Mbit癿配置芯片也為返款核心板增色丌少，丌僅可以存儲配置信息，同時迓可以實現NIOS II軟件程序存儲，你編寫癿程序再大也沒有后頊乀憂了。
20M癿有源晶振也是必丌可少癿，他是整個系統癿時鐘源泉;4個LED對亍調試來說更是提供了徑多方便;復位按鍵，重新配置按鍵，配置指示燈一個也丌能少;同時支持AS模式和JTAG模式;
除此以外，核心板一個更大的特點是它可以獨立亍底板單獨運行，為此配備了5V癿電源接口，高質量癿紅色開關，為了安全迓加入了自恢復保險絲。當然擴展口是丌能少癿，除了SDRAM占用癿38個IO口外，其他100個IO全部擴展出來，為大家可以迕行自我擴展實驗做好了充分癿準備。
四、 下擴展板配置
為了讓FPGA収揮它癿強大功能，黑釐開収板為其謳計一款資源豐富癿下擴展板(乀所以叨下擴展板，是因為我們后續迓會有上擴展板)。下面我們就來簡單介終一下下擴展板癿資源配置。
支持網絡功能，配置ENC28J60網口芯片。ENC28J60是Microchip Technology(美國微芯科技公司)推出癿28引腳獨立以太網控刢器。目前市場上大部分以太網控刢器癿封裝均赸過80引腳，而符吅IEEE 802.3協議癿ENC28J60叧有28引腳，既能提供相應癿功能，又可以大大簡化相關謳計，減小空間;
支持USB功能，配置CH376芯片。CH376 支持USB 謳備方式和USB 主機方式，幵丏內置了USB 途訊協議癿基本固件，內置了處理Mass-Storage海量存儲謳備癿與用途訊協議癿固件，內置了SD 卡癿途訊接口固件，內置了FAT16和FAT32 以及FAT12 文件系統癿管理固件，支持常用癿USB 存儲謳備(包括U 盤/USB 硬盤/USB 閃存盤/USB 讀卡器)和SD 卡(包括標準容量SD 卡和高容量HC-SD 卡以及協議兼容癿MMC 卡和TF 卡);
支持板載128*64的點陣LCD。ST7565P控刢芯片，內置DC/DC電路，途過軟件調節對比度。該芯片支持，幵口和串口丟種方式;
標簽：
NIOSII
教程
上傳時間：
2013-11-23
上傳用戶：ouyangtongze
-
ISIS 有一個很完善的圖形系統允許你自定義原理圖所包含項目的外觀比如線條格式,填充色,文本的字體,文本的效果等等… 這個系統非常強大并且允許你自己定義部分或者全部的原理圖的全部外觀,同時允許加載某些對象到你本地的外觀屬性.
在ISIS中所有的圖形對象都是根據圖形格式所畫出. 圖形格式(graphics style)是一個完整的描述,關于怎樣去畫出和填充一個圖形(比如一條線條,一個方框,圓或別的)并且包含線條的格式(實心線,點線,虛線等等),寬度,顏色,填充格式,填充的前臺色和背景色,等等..同樣,所有的標號(label)和文字塊(cript Blocks)在ISIS(終端標號,管腳名,等等)都是根據文本格式所畫出來.文本格式(text style)是一個完整的描述,關于怎樣去畫出一些文本和包含字體的屬性(比如:亞洲字體,羅馬字體,等等),字符的高度,寬度,顏色,等等…
在ISIS 中,大多數的對象,例如2D圖形,線條,終端標號,等等…每一個都有屬于自己的格式以便他們能被定義,也就是說,比如,一條線條和另外一條線條有不同的外觀. 這些項目作為這個對象的格式被設定,別的對象比如管腳名,子電路體,等等 是早已經被預先定義好的格式,因此這些對象只能定義要么全有要么全無的特性,也就是說,比如,子電路體可以有不同的你所想要的外觀,但是所有的子電路體必須有相同的外觀.
標簽：
Proteus
教程
圖形
上傳時間：
2013-10-11
上傳用戶：qwer0574
-
In the past decade, the size and complexity of manyFPGA designs exceeds the time and resourcesavailable to most design teams, making the use andreuse of Intellectual Property (IP) imperative.However, integrating numerous IP Blocks acquiredfrom both internal and external sources can be adaunting challenge that often extends, rather thanshortens, design time. As today's designs integrateincreasing amounts of functionality, it is vital thatdesigners have access to proven, up-to-date IP fromreliable sources.
標簽：
AXI4
379
wp
即插即用
上傳時間：
2013-11-11
上傳用戶：csgcd001
-
The CoolRunner-II CPLD is a highly uniform family of fast, low-power devices. Theunderlying architecture is a traditional CPLD architecture, combining macrocells intofunction Blocks interconnected with a global routing matrix, the Xilinx AdvancedInterconnect Matrix (AIM). The function Blocks use a PLA configuration that allowsall product terms to be routed and shared among any of the macrocells of the functionblock.
標簽：
CPLD
264
WP
數字
上傳時間：
2013-11-03
上傳用戶：1037540470
-
This application note covers the design considerations of a system using the performance
features of the LogiCORE™ IP Advanced eXtensible Interface (AXI) Interconnect core. The
design focuses on high system throughput through the AXI Interconnect core with F
MAX
and
area optimizations in certain portions of the design.
The design uses five AXI video direct memory access (VDMA) engines to simultaneously move
10 streams (five transmit video streams and five receive video streams), each in 1920 x 1080p
format, 60 Hz refresh rate, and up to 32 data bits per pixel. Each VDMA is driven from a video
test pattern generator (TPG) with a video timing controller (VTC) block to set up the necessary
video timing signals. Data read by each AXI VDMA is sent to a common on-screen display
(OSD) core capable of multiplexing or overlaying multiple video streams to a single output video
stream. The output of the OSD core drives the DVI video display interface on the board.
Performance monitor Blocks are added to capture performance data. All 10 video streams
moved by the AXI VDMA Blocks are buffered through a shared DDR3 SDRAM memory and are
controlled by a MicroBlaze™ processor.
The reference system is targeted for the Virtex-6 XC6VLX240TFF1156-1 FPGA on the
Xilinx® ML605 Rev D evaluation board
標簽：
XAPP
740
AXI
互聯
上傳時間：
2013-11-23
上傳用戶：shen_dafa
-
ISIS 有一個很完善的圖形系統允許你自定義原理圖所包含項目的外觀比如線條格式,填充色,文本的字體,文本的效果等等… 這個系統非常強大并且允許你自己定義部分或者全部的原理圖的全部外觀,同時允許加載某些對象到你本地的外觀屬性.
在ISIS中所有的圖形對象都是根據圖形格式所畫出. 圖形格式(graphics style)是一個完整的描述,關于怎樣去畫出和填充一個圖形(比如一條線條,一個方框,圓或別的)并且包含線條的格式(實心線,點線,虛線等等),寬度,顏色,填充格式,填充的前臺色和背景色,等等..同樣,所有的標號(label)和文字塊(cript Blocks)在ISIS(終端標號,管腳名,等等)都是根據文本格式所畫出來.文本格式(text style)是一個完整的描述,關于怎樣去畫出一些文本和包含字體的屬性(比如:亞洲字體,羅馬字體,等等),字符的高度,寬度,顏色,等等…
在ISIS 中,大多數的對象,例如2D圖形,線條,終端標號,等等…每一個都有屬于自己的格式以便他們能被定義,也就是說,比如,一條線條和另外一條線條有不同的外觀. 這些項目作為這個對象的格式被設定,別的對象比如管腳名,子電路體,等等 是早已經被預先定義好的格式,因此這些對象只能定義要么全有要么全無的特性,也就是說,比如,子電路體可以有不同的你所想要的外觀,但是所有的子電路體必須有相同的外觀.
標簽：
Proteus
教程
圖形
上傳時間：
2013-12-24
上傳用戶：uuuuuuu
-
ECHNICAL COMMITTEE No. 65: INDUSTRIAL-PROCESS MEASUREMENT AND CONTROL WORKING GROUP 6 VOTING DRAFT - PUBLICLY AVAILABLE SPECIFICATION - FUNCTION Blocks FOR INDUSTRIAL-PROCESS MEASUREMENT AND CONTROL SYSTEMS
標簽：
INDUSTRIAL-PROCESS
MEASUREMENT
COMMITTEE
ECHNICAL
上傳時間：
2014-10-28
上傳用戶：源弋弋
-
ECHNICAL COMMITTEE No. 65: INDUSTRIAL-PROCESS MEASUREMENT AND CONTROL WORKING GROUP 6 VOTING DRAFT - PUBLICLY AVAILABLE SPECIFICATION - FUNCTION Blocks FOR INDUSTRIAL-PROCESS MEASUREMENT AND CONTROL SYSTEMS
標簽：
INDUSTRIAL-PROCESS
MEASUREMENT
COMMITTEE
ECHNICAL
上傳時間：
2015-02-11
上傳用戶：baiom
-
ECHNICAL COMMITTEE No. 65: INDUSTRIAL-PROCESS MEASUREMENT AND CONTROL WORKING GROUP 6 VOTING DRAFT - PUBLICLY AVAILABLE SPECIFICATION - FUNCTION Blocks FOR INDUSTRIAL-PROCESS MEASUREMENT AND CONTROL SYSTEMS
標簽：
INDUSTRIAL-PROCESS
MEASUREMENT
COMMITTEE
ECHNICAL
上傳時間：
2013-12-27
上傳用戶：frank1234
-
Wavelets have widely been used in many signal and image processing applications. In this paper, a new
serial-parallel architecture for wavelet-based image compression is introduced. It is based on a 4-tap wavelet
transform, which is realised using some FIFO memory modules implementing a pixel-level pipeline
architecture to compress and decompress images. The real filter calculation over 4 · 4 window Blocks is
done using a tree of carry save adders to ensure the high speed processing required for many applications.
The details of implementing both compressor and decompressor sub-systems are given. The primarily analysis
reveals that the proposed architecture, implemented using current VLSI technologies, can process a
video stream in real time.
標簽：
applications
processing
Wavelets
widely
上傳時間：
2014-01-22
上傳用戶：hongmo
